

$$1) Z_0 = \sqrt{\frac{L}{C}} = 189,74 \Omega$$

$$R_{NAND} = \frac{2F(V_T/U_{DD})}{P_P S_P U_{NAND} \cdot U_{DD} \cdot 2,3} = 12,7 \text{ k}\Omega$$

$$F(V_T/U_{DD}) = 2,2$$

$$\beta_S = \frac{R_{NAND} - Z_0}{R_{NAND} + Z_0} = 0,94$$

$$2) R_{B1} = \frac{2F(V_T/U_{DD})}{2,3 S_{NMOS} U_{DD} \beta_P} = Z_0 \rightarrow S_{B1} = \frac{2F(V_T/U_{DD})}{2,3 Z_0 U_{DD} \beta_P} = 64$$

$$g_{NAND} = \frac{2+E}{1+E} = \frac{4}{3} = G \quad B=1 \quad H = \frac{C_{B1}}{C_{NAND}} = \frac{C_{B1}}{C_{NAND}} = \frac{150,75}{3} = 50,25$$

$$F = G B H = 64 \quad \rho = 0,74 \rho_{NMOS} + 2,82 = 3,49$$

$$N = \frac{\rho_n F}{\rho_n \rho} = 3,36 \rightarrow N=3 \quad \tilde{f} = \sqrt[3]{F} = 4,06$$

$$C_{B2} = \frac{C_{B1}}{\tilde{f}} = 34,13$$

$$C_{B3} = \frac{C_{B2}}{\tilde{f}} = 9,14 \quad t_{fl} = \sqrt{t_c} \quad t_{p0} = R_{NMOS} C_{NMOS}$$

$$t_p = t_{p0} (3\tilde{f} + 2\rho_{NMOS} + 2\rho_{PMOS}) + t_{fl} = 549 \text{ ps}$$

1. $\varepsilon = 2$

$$g_{\text{NAND}} = \frac{2+\varepsilon}{1+\varepsilon} = \frac{4}{3} \quad g_{\text{NOR}} = \frac{1+n\varepsilon}{1+\varepsilon} = \frac{7}{3} \quad g_{\text{XOR}} = n = 2$$

$$p_{\text{NAND}} = n p_{\text{INV}} = 2,2 \quad p_{\text{NOR}} = n p_{\text{INV}} = 3,3 \quad p_{\text{XOR}} = 2n p_{\text{INV}} = 4,4$$

$$C_{\text{IN}} = C_{\text{NAND}} = S_{\text{IN}} \left(1 + \frac{\varepsilon}{n}\right) C_{\text{M4}} = 5,2 \text{ fF}$$

$$2) h_{\text{NAND}} = \frac{C_{\text{NOR}} + C_{\text{NOR}}}{C_{\text{IN}}} \quad h_{\text{NOR}} = \frac{C_{\text{L}}}{C_{\text{NOR}}}$$

$$t_{\text{cd}} = g_{\text{NAND}} h_{\text{NAND}} + g_{\text{NOR}} h_{\text{NOR}} + p_{\text{NAND}} + p_{\text{NOR}}$$

$$C_{\text{NOR}} = S_{\text{NOR}} (1 + \varepsilon) C_{\text{M4}} = 3,9 \text{ fF} \rightarrow S_{\text{NOR}} = 1$$

$$C_{\text{NOR}} = \sqrt{C_{\text{IN}} C_{\text{L}} (g_{\text{NOR}} / g_{\text{NAND}})} = 27,31 \text{ fF} \rightarrow S_{\text{NOR}} = \frac{C_{\text{NOR}}}{(1 + n\varepsilon) C_{\text{M4}}} = 3$$

$$t_{\text{cd}} = 20,5$$

$$t_p = t_{\text{po}} \cdot t_{\text{cd}} = 184,58 \text{ ps}$$

$$3) b_{\text{X}} = \frac{C_{\text{NOR}} + C_{\text{NOR}}}{C_{\text{NOR}}} = 1,14$$

$$t_{\text{pin-out}} = t_{\text{po}} (g_{\text{NAND}} h_{\text{NAND}} + g_{\text{NOR}} h_{\text{NOR}} + p_{\text{NAND}} + p_{\text{NOR}}) = 256,04 \text{ ps}$$

ES 4/07/2004

$$1. t_{po} = R_{INW} C_{INW} = 10,16 \text{ ps}$$

$$C_{INW} = S_{NINW} (1 + \epsilon) C_{M1} = 1,45 \text{ fF}$$

$$C_{M1} = 2 L_{MIN} C_{OX} + 2 L_{MIN} C_{ISO} = 2,22 \text{ fF}$$

$$\epsilon = \frac{C_{OX}}{C_{ISO}} = 1,6$$

$$R_{INW} = \frac{2F(V_T/V_{DD})}{\beta_n S_{NINW} V_{DD}} = 5802,78 \Omega$$

$$F = 2,089$$

$$R_{DR} = \frac{V_{DD} S_{A7}}{\frac{\beta_n (V_{DD} - V_T)}{2}} = 3,57 \text{ K}\Omega$$

$$2) Z_0 = \sqrt{\frac{L}{C}} = 150 \Omega \quad t_f = \frac{2L_{eff}}{\sqrt{LC}} = 240 \text{ ps}$$

$$R_{D1} = 150 \Omega = \frac{2}{\beta_n S_{D1} (V_{DD} - V_T)} \rightarrow S_{D1} = \frac{2}{R_{D1} \beta_n (V_{DD} - V_T)} = 24$$

$$N = \frac{\beta_n (C_{D1})}{\beta_n (C_{D2})} = \beta_n 24 = 3,18 \rightarrow 3 \text{ STAGE}$$

$$\text{DIN progressive} = e \rightarrow 3$$

$$1 - 3 - 9$$

$$t_{INW} (3 + 3 + \frac{24}{9}) t_{po} = 37,5 \text{ ps}$$


$$t_p = t_{INW} + t_{fl} = 327,5 \text{ ps}$$

$$3) R_{D1} = \frac{2}{1,2 \cdot 24 \cdot \beta_n (V_{DD} - V_T)} = 108,5 \text{ K}\Omega$$

$$\rho_s = \frac{R_{D1} - Z_0}{R_{D1} + Z_0} = -0,16$$

$$I_3 = I_1 : \frac{S_{3\cancel{3}'_M}}{2} (V_{DD} - V_{Lst} - V_T)^2 = S_{1\cancel{3}'_M} \left[(V_{DD} - V_T) V_{Lst} - \frac{V_{Lst}^2}{2} \right]$$

$$C_R = \frac{S_1}{S_3} = \frac{(V_{DD} - V_{Lst} - V_T)^2}{2} \cdot \frac{1}{(V_{DD} - V_T)V_{Lst} - \frac{V_{Lst}^2}{2}} \stackrel{\text{per } V_{Lst} = 0.2V}{=} 2.15$$



$$S_{eq_{3,1}} = \frac{S_3 S_1}{S_3 + S_1} \approx 0.68$$


$V_{DS} > V_{GS} - V_T$ per tutto il transitorio di scarica.

M_{eq} è saturato.

$$V_{BL}(t) = V_{DD} - \frac{S_3 \beta_n}{2} \frac{(V_{DD} - V_T)^2}{C_{BL}} \cdot t$$

$$V_{DD} - V_{BL}(t_f) = \Delta V = 100 \text{ mV} \Rightarrow t_f = \frac{2 C_{BL} \Delta V}{S_3 \beta_n (V_{DD} - V_T)^2} = 185 \text{ ps}$$

- 2) (6 Punti). Si consideri ora l'operazione di scrittura di uno zero supponendo che il *bit* memorizzato sia un uno. Anche in questo caso si chiede di studiare la scrittura usando la tensione stazionaria V_{Lst} e, in particolare, di determinare il valore di S_2 che garantisce $V_{Lst} = 0.5V_{DD}$.



M_2, M_3 accesi

$$M_3: V_{GS_3} = V_{DD} - 0 = V_{DD}$$

$$V_{DS_3} = V_{LST} - 0 = V_{LST} = \frac{V_{DD}}{2}$$

$$V_{DS_3} < V_{GS_3} - V_T$$

M_3 è triodo

$$M_2: V_{SG_2} = V_{DD}$$

$$V_{SD_2} = V_{DD} - V_{LST} = V_{DD} - \frac{V_{DD}}{2} = \frac{V_{DD}}{2}$$

$$V_{SD_2} < V_{SG_2} - |V_T| \rightarrow M_2 \text{ è triodo}$$

$$I_3 = I_2: \beta'_n S_3 \left[(V_{DD} - V_T) \frac{V_{DD}}{2} - \left(\frac{V_{DD}}{2} \right)^2 \right] = \beta'_p S_2 \left[(V_{DD} - |V_T|) \frac{V_{DD}}{2} - \left(\frac{V_{DD}}{2} \right)^2 \right]$$

$$S_2 = \frac{\beta'_n}{\beta'_p} S_3 = 1.5$$


Si supponga che la cella sia simmetrica e quindi si abbia $S_1=S_4$, $S_2=S_5$ ed $S_3=S_6$.

- 3) (8 Punti). Si calcoli la potenza statica P_{st} assorbita da una cella di memoria sapendo che la corrente I_{off} di un dispositivo avente $|V_{GS}| < |V_T|$ può essere approssimativamente espressa come:

$$I_{off} = S I_{sbth} \exp\left(-\frac{|V_{GS} - V_T|}{m_s V_{th}}\right)$$

dove S è il dimensionamento del transistor, $I_{sbth}=100\mu A$ e $m_s=1.25$ sono parametri tecnologici, mentre $V_{th}=26mV$ è la tensione termica (a temperatura ambiente).

Supponendo inoltre che, a causa delle variabilità nel processo di fabbricazione, i transistori della cella di memoria subiscano una riduzione in valore assoluto della soglia pari a $\Delta V_T=50mV$ (identica per tutti i transistori), si calcoli il nuovo valore della potenza statica P_{st} .



Per il pMOS:

$$I_{off5} = S_5 I_{sbth} \exp\left(-\frac{|V_T|}{m_s V_{th}}\right)$$


Per il nMOS

$$I_{off1} = S_1 I_{sbth} \exp\left(-\frac{|V_T|}{m_s V_{th}}\right)$$

$$P_{st} = V_{DD} (I_{off1} + I_{off5}) = 11.5 \mu W$$

$$\text{Se la soglia si riduce di } 50 mV : P_{st} = 53.6 \mu W$$

1 $V_{G13} = V_{DD}$ $V_{BL} = V_{DD}$ $V_L = 0$, $V_R = 1$



M_4, M_3 ACCESSI

Per M_3 :

$$\left. \begin{aligned} V_{DS3} &= V_{DD} - V_{LST} \\ V_{GS3} &= V_{DD} - V_{LST} \end{aligned} \right\} \rightarrow \text{M}_3 \text{ IN SATURAZIONE}$$

Per M_1 :

$$\left. \begin{aligned} V_{GS1} &= V_{DD} \\ V_{DS1} &= V_{LST} = 0,2V \end{aligned} \right\} \begin{array}{l} \text{M}_1 \text{ IN} \\ \text{TRIODO} \end{array}$$

$$I_3 = I_1 \rightarrow \frac{S_3 \beta'_n}{2} (V_{DD} - V_{LST} - V_T)^2 = S_1 \beta'_n \left[(V_{DD} - V_T)^2 V_{LST} - \frac{V_{LST}^3}{2} \right]$$

$$\frac{S_1}{S_3} = \frac{(V_{DD} - V_L - V_T)^2}{2 \left[(V_{DD} - V_T) V_{LST} - \frac{V_{LST}^2}{2} \right]} \simeq 2,15$$

È NECESSARIO PERCHÉ V_{BL} SCENDA DI 100 mV

$$S_{eq31} = \frac{S_3 S_1}{S_3 + S_1} \simeq 0,68$$

$V_{DS} > V_{GS} - V_T$ PER TUTTO IL TRANSITORIO DI SCARICA $\rightarrow H_{eq}$ È SATURO

$$V_{BL}(t) = \underset{\substack{\downarrow \\ V_{BL}(0)}}{V_{DD}} - \frac{S_{13} \beta'_n (V_{DD} - V_T)^2}{2} \cdot \frac{1}{C_{BL}} \cdot t$$

$$V_{DD} - V_{BL} = \Delta V = 100 \text{ mV} \Rightarrow t_f = \frac{2 C_{BL} \Delta V}{S_{13} \beta'_n (V_{DD} - V_T)^2} \simeq 185 \text{ ps}$$

H_{eq} = SERIE TRA M_3 e M_1

[illegible]

PER M3

$$V_{DS3} = V_{LST} - 0 = V_{LST} = \frac{V_{DD}}{2}$$


Per H₂

$$\left. \begin{aligned} V_{SQ} &= V_{DD} \\ V_{SD} &= V_{DD} - V_{LST} = \frac{V_{DD}}{2} \end{aligned} \right\} \begin{array}{l} M_2 \text{ IN} \\ \text{TRIODE} \end{array}$$

$$I_3 = I_2 \rightarrow \beta'_n S_3 \left[(V_{DD} - V_T) \frac{V_{DD}}{2} - \frac{(V_{DD}/2)^2}{2} \right] = \beta'_p S_2 \left[(V_{DD} - |V_{T1}|) \frac{V_{DD}}{2} - \frac{(V_{DD}/2)^2}{2} \right]$$

$$S_2 = \frac{B'_n}{B'_p} S_3 = 1,5$$

3. $P_{STATICA}$ CON $I_{off} = S \cdot I_{sen} \cdot \exp\left(-\frac{|V_{as} - V_T|}{m_s V_{sen}}\right)$



Per 12 p-MOS

$$I_{off} = S_5 I_{seth} \exp\left(-\frac{|0 - V_T|}{m_s V_{th}}\right)$$

Per n-Mos

$$I_{off} = S_A I_{sth} \exp\left(-\frac{|0 - V_T|}{m_S V_{th}}\right)$$

$$P_{\text{STATICA}} = V_{DD} (I_{\text{off}_4} + I_{\text{off}_5}) = 11,5 \text{ nW}$$


SE LA SOGLIA SI RIDUCE DI 50mV

$$P_{\text{STATICA}} = V_{DD} (I_{O1T5} + I_{O1T4}) = 56,6 \text{ nW}$$

**Prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)**

19 Febbraio 2024

Si consideri la cella SRAM 6T mostrata in figura. Si assuma $V_{Tn}=0.4V$, $V_{Tp}=-0.4V$, $V_{DD}=1.5V$. Inoltre $\beta'_n=80 \mu A/V^2$ e $\beta'_p=40 \mu A/V^2$. Si ignorino l'effetto *body* e la modulazione della lunghezza di canale. Il dimensionamento dei MOSFET è noto e pari a $W/L|_{M_3,M_4}=2$, $W/L|_{M_1,M_2}=4$, $W/L|_{M_5,M_6}=3/2$.



1. (7 punti) Si calcoli il massimo valore del potenziale V_1 al drain di M_1 (si veda la figura) durante la fase di lettura del dato assumendo $Q=0$.

Se ipotizziamo V_1 sia fissa:

$$M_3: \left. \begin{array}{l} V_{GS3} = V_{DD} - V_1 \\ V_{DS3} = V_{DD} - V_1 \end{array} \right\} M_3 \text{ è saturato}$$


$$M_1: \left. \begin{array}{l} V_{GS1} = V_{DD} \\ V_{DS1} = V_1 \end{array} \right\} M_1 \text{ è triodo}$$

$$I_3 = I_1: \quad \frac{\beta'_n}{2} S_3 (V_{DD} - V_1 - V_T)^2 = \beta'_n S_1 \left[(V_{DD} - V_T) V_1 - \frac{V_1^2}{2} \right]$$

$$V_1^2 \left[\frac{S_3}{2} + \frac{S_1}{2} \right] + V_1 \left[-S_3 (V_{DD} - V_T) - S_1 (V_{DD} - V_T) \right] + \frac{S_3}{2} (V_{DD} - V_T)^2 = 0$$

$$V_1 \begin{cases} \cancel{2} \checkmark & \leftarrow \text{ESCLUSO PERCHÉ NON HA SENSO} \\ 0.2 \checkmark \end{cases}$$

2. (7 punti) Si calcoli il minimo valore del potenziale V_1 al drain di M_1 (si veda la figura) durante la scrittura di uno zero ($Q=0$) assumendo che il dato immagazzinato sia $Q=1$. Per fare ciò si assuma che lo switching della cella non sia iniziato e quindi che il potenziale ai gate dei transistori rimanga immutato e pari al caso con $Q=1$.



M_3 e M_5 accessi -

$$V_{GS3} = V_{DD}$$

$$V_{DS3} = V_1$$

$$V_{DS3} < V_{GS3} - V_T$$

M_3 è tridimensionale.

$M_5: V_{SGS} = V_{DD}$

$$V_{SD_5} = V_{DD} - V_1$$

Suppongo che V_1 a fine transitorio sia tale per cui:



$$V_{DD} - V_1 = V_{SDS} > V_{SGS} - |V_T| = V_{DD} - |V_T| \quad (\text{DA VERIFICARE})$$

hipotes: M_S é saturado.

$$I_3 = I_S : S_3 \beta'_n \left[(V_{DD} - V_t) V_1 - \frac{V_1^2}{2} \right] = \frac{S_S \beta'_p}{2} (V_{DD} - |V_t|)^2$$

V_1 branches into $\cancel{1.96 \text{ V}}$ and 0.23 V


$$\begin{aligned} V_{SD5} &= V_{DD} - 0.23 \\ V_{SG5} - |V_T| &= V_{DD} - 0.4 \end{aligned} \quad \left| \quad V_{SD5} > V_{SG5} - |V_T| \quad (M_5 \text{ set up}) \right.$$



Si consideri una memoria SRAM costituita da 256×256 celle 6T come quella del punto precedente. Ogni cella ha larghezza $L=2\mu\text{m}$ e altezza $H=1.5\mu\text{m}$. Tutti i transistor hanno lunghezza di canale $L_G=0.1\mu\text{m}$ e un rapporto W/L come al punto precedente. La bitline realizzata sul metal M2 ha una larghezza $W_{int}=0.2\mu\text{m}$ e le capacità sono $c_{pp}=80\text{ aF}/\mu\text{m}^2$ e $c_{fr}=90\text{ aF}/\mu\text{m}/\text{lato}$. Le capacità di diffusione per unità di larghezza sono pari a $C_D = C_S=1\text{ fF}/\mu\text{m}$.

- (5 punti) Si calcoli la capacità di carico di ognuna delle bitline ($BL_1, \overline{BL}_1, \dots, BL_{256}, \overline{BL}_{256}$) del banco di memoria illustrato in figura a).

$$C_{pp} = 256 \times H \times W_{int} \times c_{pp}$$





$$C_{fn} = 2 \times 256 \times H \times c_{fn}$$


$$C_{diff} = 256 \times W_3 \times C_D = 256 \times \underbrace{S_3 \times L_G}_{W_3} \times C_D$$

$$C_{BL} = C_{pp} + C_{fn} + C_{diff} = 126.5\text{ fF}$$

2. (11 punti) Si consideri il circuito di pilotaggio di figura b). Ogni coppia di bitline aventi capacità totale $C_{BL,1}$ e $C_{\overline{BL},1}$, sono pilotate da degli invertitori: 2 per BL_1 e 3 per $\overline{BL}_1$. Assumendo che la capacità che un eventuale driver vede al nodo di ingresso IN di figura b) sia un parametro di progetto (non può essere variata a piacere), utilizzando quanto appreso dalla metodologia del logical effort e fissato il numero di invertitori come da figura, si scriva l'espressione algebrica che consente di minimizzare il tempo $t_{IN \rightarrow BL_1}$ e $t_{IN \rightarrow \overline{BL}_1}$ e, in particolare, $t_{IN \rightarrow BL_1} = t_{IN \rightarrow \overline{BL}_1}$ e quindi calcolare i dimensionamenti dei transistori degli invertitori.



$$C_1 + C_2 = C_{IN}$$



Tutti gli stadi del ramo 1 devono avere stage effort $f_i = f_1$

Tutti gli stadi del ramo 2 devono avere stage effort $f_i = f_2$

$$f_1 = \sqrt{\frac{C_{BL}}{C_{IN1}}} \Rightarrow C_{IN1} = \frac{C_{BL}}{f_1^2} \quad \left| \quad \begin{array}{l} t_{IN \rightarrow BL} = t_{IN \rightarrow \overline{BL}} \\ 2f_1 + 2p_{inv} = 3f_2 + 3p_{inv} \end{array} \right.$$

$$f_2 = \sqrt[3]{\frac{C_{BL}}{C_{IN2}}} \Rightarrow C_{IN2} = \frac{C_{BL}}{f_2^3} \quad \left| \quad f_1 = \frac{3f_2 + p_{inv}}{2}$$

$$\left\{ \begin{array}{l} C_{IN1} = \frac{C_{BL}}{f_1^2} \end{array} \right.$$

$$\left\{ \begin{array}{l} C_{IN2} = \frac{C_{BL}}{f_2^3} \end{array} \right.$$


$\Rightarrow$

$$C_{IN} f_2^3 (3f_2 + f_{inV})^2 - 4C_{BL} f_2^3 - C_{BL} (3f_2 + f_{inV})^2 = 0$$

$$f_1 = \frac{3f_2 + f_{inV}}{2}$$

$$C_{IN} = C_{IN1} + C_{IN2}$$

1. LETTURA DI ZERO



SE IPOTIZZIAMO V_1 PICCOLA

Per M_3 :

$$\left. \begin{array}{l} V_{GS3} = V_{DD} - V_1 \\ V_{DS3} = V_{DD} - V_1 \end{array} \right\} \begin{array}{l} M_3 \text{ IN} \\ \text{SATURAZIONE} \end{array}$$

Per M_4 :


$$\left. \begin{array}{l} V_{GS4} = V_{DD} \\ V_{DS4} = V_1 \end{array} \right\} \begin{array}{l} M_4 \text{ IN} \\ \text{TRIODO} \end{array}$$

$$I_3 = I_4 \Rightarrow \frac{\beta'_n S_3}{2} (V_{DD} - V_1 - V_T)^2 = \beta'_n \left[(V_{DD} - V_T) V_1 - \frac{V_1^2}{2} \right]$$

$$\hookrightarrow V_1^2 \left(\frac{S_3}{2} + \frac{S_4}{2} \right) + V_1 [-S_3 (V_{DD} - V_T) - S_4 (V_{DD} - V_T)] + \frac{S_3}{2} (V_{DD} - V_T)^2 = 0$$

$$\hookrightarrow V_1 = 2V, \quad \underline{V_1 = 0,2V}$$

2. V_1 MIN QUANDO SCRIVIAMO ZERO



Per M_3

$$\left. \begin{array}{l} V_{GS3} = V_{DD} \\ V_{DS3} = V_1 \end{array} \right\} \begin{array}{l} M_3 \text{ IN} \\ \text{TRIODO} \end{array}$$

Per M_5

$$\begin{array}{l} V_{GS5} = V_{DD} \\ V_{DS5} = V_{DD} - V_1 \end{array}$$

SUPPONIAMO CHE V_1 SIA TALE CHE M_5 SIA IN SATURAZIONE

$$I_3 = I_5 \Rightarrow \beta'_n S_3 \left[(V_{DD} - V_T) V_1 - \frac{V_1^2}{2} \right] = \frac{\beta'_p S_5}{2} (V_{DD} - V_T)^2$$

$$V_1 \begin{cases} 1,96V \\ 0,23V \rightarrow 0V \end{cases}$$

$$3. C_{pp} = 256 \cdot H \cdot W_{WT} \cdot C_{pp}$$

$$C_{fr} = 2 \cdot 256 \cdot H \cdot c_{fr}$$

↳ 2 LATI DELL'INTERCONVERSIONE


$$C_{diff} = 256 \cdot W_3 \cdot C_D = 256 \cdot S_3 \cdot \underbrace{2g}_{W_3} \cdot C_D$$

↳ CAPACITÀ DI DIFFUSIONE

$$C_{BL} = C_{pp} + C_{fr} + C_{diff} = 126,5 \text{ fF}$$


4.

PERCORSO 1



TUTTI GLI STADI DEL RAMO 1 DEVONO AVERE $f_c = f_1$

PERCORSO 2



TUTTI GLI STADI DEL RAMO 2 DEVONO AVERE $f_c = f_2$

$$f_1 = \sqrt{\frac{C_{BL}}{C_{IN1}}} \rightarrow C_{IN1} = \frac{C_{BL}}{f_1^2}$$

$$f_2 = \sqrt[3]{\frac{C_{BL}}{C_{IN2}}} \rightarrow C_{IN2} = \frac{C_{BL}}{f_2^3}$$

$$t_{IN-BL} = t_{IN-BL} = 2f_1 + 2p_{INV} = 3f_2 + 3p_{INV} \rightarrow f_1 = \frac{3f_2 + p_{INV}}{2}$$

$$\begin{cases} C_{IN1} = \frac{C_{BL}}{f_1^2} \\ C_{IN2} = \frac{C_{BL}}{f_2^3} \\ f_1 = \frac{3f_2 + p_{INV}}{2} \\ C_{IN} = C_{IN1} + C_{IN2} \end{cases} \rightarrow \text{NON SERVE} \rightarrow \text{RISOLVERLO}$$

Cognome e Nome	
Matricola	
Data	4 Febbraio 2010


Prova Scritta di Complementi di Elettronica Digitale

4 Febbraio 2010

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.35	-0.35
$\beta'[\mu A/V^2]$	300	150
$\gamma[V^{1/2}]$	0	0
$L_{MIN}[\mu m]$	0.18	0.18
$C_{ox}[fF/\mu m^2]$	13	13
$C_{GS0}[fF/\mu m]$	0.6	0.6
$C_{J0}[fF/\mu m^2]$	3.2	3.2
K_{eq}	0.75	0.75
L_{SD}	$2L_{MIN}$	$2L_{MIN}$

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.




Il circuito in figura deve realizzare un registro a campionamento sul fronte positivo di ϕ_1 con fasi ϕ_1 e ϕ_2 prive di *overlap* per avere immunità alle sovrapposizioni delle stesse. Si impone $S_n=1$ per gli n-MOSFETs e $S_p=\varepsilon=\beta'_n/\beta'_p$ per i p-MOSFETs.






- 1) (12 Punti). Disegnare qualitativamente l'andamento delle fasi ϕ_1 e ϕ_2 , indicando chiaramente l'istante di campionamento. In aggiunta si indichi l'andamento delle tensioni ai nodi X e Q corrispondente al campionamento di $D=1$ quando il dato precedentemente memorizzato è $Q=0$.

- 2) (10 Punti). Si determini il tempo di *set-up* t_{SU} nel caso in cui si campioni $D=1$ con $Q=0$, motivando chiaramente il criterio usato per definire il t_{SU} stesso. A tal fine si supponga che la capacità ai nodi A , X e B sia schematizzabile come la sola C_{inv} dell'invertitore a valle e che la capacità vista dagli invertitori I_2 e I_4 sia la somma delle capacità parassita tra gate e drain C_{GDp} e della capacità di giunzione C_J del pass-transistor pilotato.

- 3) (8 Punti). Supponendo che il periodo T delle fasi sia pari a 1 ns e che ϕ_1 e ϕ_2 abbiano un andamento temporale come quello riportato in figura, si determini il ritardo $t_{\phi-Q}$ dall'istante di campionamento a quello in cui il dato è disponibile in uscita per la transizione analizzata al punto 2. Si motivi chiaramente il criterio usato per definire il $t_{\phi-Q}$ stesso.



1.



$$2. C_{in} = S_n (1 + \epsilon) C_{M1} = 1,9 \text{ pF}$$

$$C_{GDP} = S_p L_{MIN} C_{L50} = 0,216 \text{ pF}$$

$$C_J = S_p L_{MIN} \lambda_{SD} K_{eq} C_{J0} = 0,311 \text{ pF}$$

$$t_{pM1} = \frac{2C_{in}}{S_p \beta_p V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = 14,05 \text{ pS}$$

$$t_{pI_2} = \frac{2C_{in}}{S_n \beta_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = 14,05 \text{ pS}$$

$$t_{pI_2} = \frac{2(C_{GDP} + C_J)}{S_p \beta_p V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = 3,845 \text{ pS}$$

$$t_{SU} = t_{pM1} + t_{pI_1} + t_{pI_2} = 31,98 \text{ pS}$$

$$3. t_{\phi-Q} = \Delta t_{\phi_1 \uparrow \phi_2 \downarrow} + t_{pM3} + t_{pI_3}$$

$$\Delta t_{\phi_1 \uparrow \phi_2 \downarrow} = 0,27 = 0,2 \text{ ns}$$

$$t_{pI_3} = t_{pI_1} = 14,05 \text{ pS}$$

$$t_{pM3} = \frac{2C_{in}}{\beta_p S_p} \cdot \left[\frac{1}{V_T - |V_{Tp}|} - \frac{1}{V_{in} - |V_{Tp}|} \right] = 47,1 \text{ pS}$$

$$V_{in} = V_{DD} \quad V_T = V_{DD} - 0,9(V_{DD} - |V_{Tp}|) = 0,495$$

$$t_{\phi-Q} = 0,293 \text{ ns}$$

Cognome e Nome	
Matricola	
Data	4 Luglio 2007

Prova Scritta di Complementi di Elettronica II


4 Luglio 2007

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.4 [V]	-0.4 [V]
β'	400 [$\mu A/V^2$]	250 [$\mu A/V^2$]
λ	0	0
C_{ox}	13 [fF/ μm^2]	13 [fF/ μm^2]
C_{GS0}	0.7 [fF/ μm]	0.7 [fF/ μm]
C_{j0}	5 [fF/ μm^2]	5 [fF/ μm^2]
L_{MIN}	0.18 [μm]	0.18 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra il circuito di pilotaggio di una linea senza perdite, per la quale sono noti i parametri per unità di lunghezza $c=0.2fF/\mu m$ ed $l=4.5pH/\mu m$. La lunghezza della linea vale $L_{en}=8mm$ e la impedenza di carico a valle della linea può essere considerata praticamente infinita. Gli invertitori di pilotaggio sono ottenuti per mezzo di una tecnologia CMOS i cui parametri sono riportati in tabella.



- 1) (6 Punti). Si calcoli il ritardo caratteristico t_{p0} della tecnologia CMOS in esame e la resistenza R_{dr} con cui si può schematizzare l'invertitore a dimensionamento minimo ai fini del pilotaggio della linea. A tal scopo si definisca la R_{dr} come il rapporto fra la tensione V_{DSAT} a cui il transistor $nMOS$ entra in saturazione e la corrente stessa I_{sat} di saturazione.

Nel seguito dell'analisi si può, per semplicità, trascurare nel computo dei ritardi le capacità parassite prodotte sul nodo di uscita dell'invertitore dagli stessi transistori che lo costituiscono.

- 2) (10 Punti). Si dimensiona l'invertitore $B1$ che pilota la linea in modo da minimizzare il *settling time* sull'uscita $O2$, dove il *settling time* è definito come il ritardo fra una transizione del segnale $I1$ e l'istante dopo il quale la tensione al nodo $O2$ si mantiene entro il 5% del suo valore finale. Si determini inoltre il numero ed il dimensionamento degli invertitori che minimizzano il ritardo del circuito. Si calcoli quindi il valore numerico del ritardo complessivo da una transizione di IN all'esaurimento del *settling time* al nodo $O2$.

- 3) (10 Punti) Si supponga che, a causa di imperfezioni nel processo di fabbricazione, i dimensionamenti dei MOSFETs dell'invertitore $B1$ risultino maggiorati del 20% rispetto al valore ottimo determinato al punto precedente, e che, inoltre, le tensioni di soglia di $B1$ siano $V_{Tn}=|V_{Tp}|=0.2V$, anziché il valore nominale di $0.4V$.

Si determini il *settling time* che corrisponde alla versione effettivamente realizzata dell'invertitore $B1$ ed il ritardo complessivo da una transizione di IN all'esaurimento del *settling time* al nodo $O2$.

$$1. \tau_{p0} = \frac{2 C_{in} F(V_T/V_{DD})}{S_{in} \beta_n V_{DD}} = 10,1 \text{ ps}$$

$$2. Z_0 = \sqrt{\frac{L}{C}} = 150 \Omega$$

$$\tau_{fl} = Z_0 C_{len} = 240 \text{ ps}$$

$$R_{B1} = \frac{2}{S_{B1} \beta_n (V_{DD} - V_T)} = 150 \Omega \quad S_{B1} = \frac{2}{150 \cdot \beta_n (V_{DD} - V_T)} = 24$$

$$\hat{N} = R_n \left(\frac{C_{B1}}{C_1} \right) = 3,8 \rightarrow N = 3$$

$$\text{dim others} = e = 3$$

$$\tau_{in} = (3 + 3 + \frac{24 \cdot 9}{9}) \tau_p = 87,5 \text{ ps}$$

$$\tau_{in-out} = \tau_{in} + \tau_{fl} = 327,5 \text{ ps}$$

$$3) R_{B1} = \frac{2}{S_{B1} \beta_n (V_{DD} - 0,2)} = 104,5 \Omega$$

$$f_s = \frac{R_{B1} - Z_0}{R_{B1} + Z_0} = -0,16$$

$$V_s = \frac{Z_0}{Z_0 + R_{B1}} V_{DD} = 0,58 V_{DD}$$

$$\tau_{st} = 3 \tau_{fl}$$

$$\tau_{in} = (3 + 3 + (1,2 \cdot 24)/9) \tau_p = 93 \text{ ps}$$

$$\tau_{in-out} = \tau_{in} + 3 \tau_{fl} = 313 \text{ ps}$$

Cognome e Nome	
Matricola	
Data	5 Settembre 2006

Prova Scritta di Complementi di Elettronica II

5 Settembre 2006

Sia $V_{DD}=2.5V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET	n-MOS a Svuotamento
V_{TO}	0.4 [V]	-0.4 [V]	-1.0[V]
β'	476 [$\mu A/V^2$]	230 [$\mu A/V^2$]	400 [$\mu A/V^2$]
λ	0	0	0

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

Si consideri una interconnessione a basse perdite di cui sono note la capacità $c=6.67 \cdot 10^{-2} fF/\mu m$ e la resistenza $r=0.05 \Omega/\mu m$ per unità di lunghezza. La linea può essere approssimata come un conduttore isolato immerso nell'ossido di silicio, quindi la velocità della luce nella interconnessione vale $v_l \approx 1.5 \cdot 10^{10} cm/s$.

Si intende studiare il pilotaggio della interconnessione per mezzo di invertitori simmetrici nei ritardi e realizzati per mezzo di transistori MOSFET i cui principali parametri sono riassunti in tabella. A tal proposito si pongono i seguenti quesiti:

- 1) (8 Punti). Si calcoli il valore della resistenza equivalente R_{dr} dell'invertitore a dimensionamento minimo ricavata dalla retta che, sul grafico delle caratteristiche di uscita del transistor n -MOS, unisce l'origine al punto in cui il transistor entra in saturazione. Si assuma inoltre nel resto dei calcoli una capacità di ingresso $C_{dr}=0.5 fF$ per l'invertitore a dimensionamento minimo.

Inoltre, in relazione alla interconnessione, si calcoli la sua impedenza caratteristica z_0 ad alta frequenza (cioè per $r \ll \omega l$) ed il tempo di volo per *micron* di lunghezza $t_{fl}[s/\mu m]$.

2) (6 Punti). Sia $L_{en}=4.167mm$ la lunghezza della interconnessione e se ne studi il pilotaggio considerandola una linea di tipo RC , cioè trascurando le componenti induttive della linea stessa. Si calcoli il numero ottimo k_{ott} di stadi di *buffering* ed il dimensionamento h_{ott} degli invertitori per uno schema a dimensionamento ottimo. Si calcoli inoltre il ritardo $T_{90\%}$ della interconnessioni (ottenuto trascurando gli effetti induttivi, congruentemente con lo schema di pilotaggio utilizzato), sia per il caso di pilotaggio con *buffer* a dimensionamento minimo che per il caso di *buffer* a dimensionamento ottimo.

3) (10 Punti). Si riconsideri adesso il comportamento della interconnessione in considerazione delle componenti induttive. Utilizzando il valore di z_0 ottenuto al punto (1) si calcoli il coefficiente di riflessione alla sorgente ρ_S per ogni tratto di linea sia per il pilotaggio con *buffer* a dimensionamento minimo che per il pilotaggio con *buffer* a dimensionamento ottimo.

Confrontando il tempo di volo sulla linea con i tempi $T_{90\%}$ calcolati al punto (2) e considerando i valori di ρ_S ad ogni sezione della interconnessione si discuta brevemente:

- a) La validità e l'opportunità dell'approccio di pilotaggio che trascura gli effetti induttivi;
- b) L'attendibilità quantitativa dei ritardi della interconnessione stimati per mezzo del $T_{90\%}$ calcolato al punto (2).

Si distingua chiaramente la discussione dei punti (a) e (b) per il caso di dimensionamento minimo ed ottimo dei *buffer* oppure si indichi esplicitamente che le considerazioni svolte valgono per entrambi i tipi di dimensionamento.

$$1. \quad R_{dr} = \frac{2}{S_n \beta'_n (V_{as} - V_T)} = 2 \text{ K}\Omega$$

$$Z_0 = \frac{1}{v_e \cdot c} = 100 \text{ }\Omega$$

$$t_{fl} = \frac{1\mu}{v_e} = 6,67 \text{ fs}/\mu\text{m}$$

$$\lambda_{en} = 4167 \mu\text{m}$$

$$2. \quad K_{o\pi} = \sqrt{\frac{R_{int} C_{int}}{2,3 R_{oe} C_{oe}}} = 4,6 \rightarrow 8$$

$$R_{int} = r \cdot \lambda_{en} = 208,35 \text{ }\Omega$$

$$C_{int} = c \cdot \lambda_{en} = 277,94 \text{ fF}$$

$$h_{o\pi} = \sqrt{\frac{R_{oe} C_{int}}{R_{int} C_{oe}}} = 43$$

$$T_{90\%, K_{o\pi}} = 2,3(R_{oe} C_{int} + R_{int} C_{oe}) + 2\lambda_{en} \sqrt{2,3 R_{oe} C_{oe} r c} = 1,3 \text{ ns}$$

$$T_{90\%, K, h_{o\pi}} = 4,6 \lambda_{en} \sqrt{R_{oe} C_{oe} r c} = 57,83 \text{ pS}$$

$$3. \quad \rho_s = \frac{R_{oe} - Z_0}{R_{oe} + Z_0} = 0,9 \quad \rho_{s o\pi} = \frac{R_{oe}/h_{o\pi} - Z_0}{R_{oe}/h_{o\pi} + Z_0} = -0,57$$

$$t_{fl_{tot}} = t_{fl} \cdot \lambda_{en} = 27,8 \text{ pS}$$

Cognome e Nome	
Matricola	
Data	6 Aprile 2005

Prova Scritta di Elettronica Digitale

6 Aprile 2005

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$.

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

Si consideri una tecnologia CMOS avente $L_{MIN}=0.3\mu m$, $C_{ox}=8fF/\mu m^2$, $C_{GS0}=0.6fF/\mu m$ ed $\varepsilon=(\beta'_n/\beta'_p)=2$. Sia inoltre $\tau=18ps$ il ritardo caratteristico della tecnologia secondo Metodologia del *Logical Effort* e $p_{inv}=1.4$ il *parasitic effort* dell'invertitore.

Con tale tecnologia si intende progettare il circuito per la decodifica di riga di una memoria Non-Volatile per mezzo di *gate* Fully CMOS con ritardi simmetrici. Tale circuito ha per ingressi i 16 bits $A_0 \dots A_{15}$ degli indirizzi e deve pilotare in uscita la *Word Line* della memoria che é costituita da una interconnessione di tipo *RC* a cui sono connesse le celle di memoria, ognuna delle quali introduce un carico di tipo capacitivo come specificato in seguito. Più precisamente si assuma che i parametri della linea siano:


Larghezza $W=0.7\mu m$; Altezza $H=0.6\mu m$; Spessore dielettico $t_{di}=0.5\mu m$;

Costante Dielett. $\epsilon_{di}=3.9$; Resistività del materiale $\rho=150\mu\Omega \cdot cm$

Inoltre si assuma che le celle di memoria introducano una capacità $C_{cell}=0.25fF$ e siano connesse ad una distanza di $0.8\mu m$ l'una dall'altra. Ogni *Word Line* pilota 256 celle ed ha quindi una lunghezza pari circa a $L_{en} \simeq 0.8 \times 256=205\mu m$.

- 1) (6 Punti). Si disegni il circuito al livello di *gate* che realizza $WL=A_0A_1 \dots A_{15}$. A tal scopo si devono usare soltanto *gate* di tipo *NAND* e *NOR* con *fan-in* pari a quattro.

- 2) (6 Punti). Si calcoli la capacità c e la resistenza r per unità di lunghezza della linea e la capacità totale C_{WL} della *Word Line* comprensiva della C_{int} della linea e della capacità delle celle connesse.
- 3) (6 Punti). Supponendo che il *gate* di ingresso del decodificatore abbia i transistori n MOSFET dimensionati $S_n=2$ (ed i p MOS dimensionati per avere ritardi simmetrici), si calcoli il numero ottimo di stadi per pilotare la capacità totale C_{WL} della *Word Line* e quindi il numero di invertitori che é necessario aggiungere. Si calcolino quindi i dimensionamenti degli stadi (basta indicare la capacità di ingresso di ogni stadio).
- 4) (8 Punti). Si calcoli la resistenza equivalente dell'invertitore che pilota la *Word Line* e quindi il ritardo complessivo fra l'ingresso del decodificatore e l'ultima cella connessa alla *Word Line*.



2. $r = \frac{\rho}{t \cdot W} = 3,6 \Omega/\mu m$

$$C = \frac{\epsilon d_i}{t d_i} \omega + \epsilon d_i \cdot \frac{2\pi}{C_n \left(\frac{4t d_i + H}{H} \right)} = 0,196 \text{ fF}/\mu m$$

$$C_{WL} = C_{Len} + C_{cell} \cdot 256 = 104,18 \text{ fF}$$

3. $S_p = S_n \cdot \frac{C}{C_1} = 1$

$$C_{IN} = (2+4)C_{H1} = 3,24 \text{ fF} \rightarrow H = \frac{C_{WL}}{C_{IN}} = 32$$

$$g_{nor4} = \frac{4+n\epsilon}{1+\epsilon} = 3 \quad g_{nand4} = \frac{n+\epsilon}{1+\epsilon} = 2$$

$$p_{nand4} = p_{nor4} = n p_{INV} = 5,6$$

$$F = GH = 192$$

$$P = 0,71 p_{INV} + 2,82 = 3,8$$

$$N = \frac{P_n F}{P_n P} = 3,93 \rightarrow N = 4 \rightarrow \hat{f} = \sqrt[4]{F} = 3,72$$

$$C_{INV1} = \frac{C_{WL}}{\hat{f}} = 28 \text{ fF} \quad C_{INV2} = \frac{C_{INV1}}{\hat{f}} = 7,5 \text{ fF}$$

$$C_{NOR4} = \frac{g_{nor4} C_{INV2}}{\hat{f}} = 6,06 \text{ fF}$$

4) $R_{INV} = \frac{\tau}{C_{INV1}} = 643 \Omega$

$$t_d = \tau [3\hat{f} + p_{nand4} + p_{nor4} + p_{INV}] = 428 \text{ ps}$$

$$\tau_{90\%} = R_{INV} C_{WL} + 2,3 R_{OE} C_{WL} = 143 \text{ ps}$$

$$R_{OE} = \frac{R_{INV}}{2,3}$$

$$t_{TOT} = 571 \text{ ps}$$

Cognome e Nome	
Matricola	
Data	8 Settembre 2004

Prova Scritta di Elettronica Digitale


8 Settembre 2004

Sia $V_{DD}=2.5V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.4 [V]	-0.4 [V]
β'	500 [$\mu A/V^2$]	200 [$\mu A/V^2$]
C_{ox}	14 [fF/ μm^2]	14 [fF/ μm^2]
C_{j0}	7 [fF/ μm^2]	7 [fF/ μm^2]
L_{MIN}	0.25 [μm]	0.25 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$.

La figura illustra un circuito in cui un Gate CMOS pilota direttamente una interconnessione di tipo RC. Per la interconnessione si possono assumere una resistenza per unità di lunghezza $r=1.0[Ohm/\mu m]$ ed una capacità per unità di lunghezza $c=1.4[fF/\mu m]$. La lunghezza della linea è $L_{en}=200\mu m$. Come indicato anche in figura la capacità di carico C_O a valle della linea è molto minore della capacità della linea C_{int} .



- 1) (8 Punti). Con riferimento ai parametri indicati nella tabella, si calcolino il ritardo caratteristico τ della tecnologia, nonché la resistenza equivalente R_{inv} e la capacità di ingresso C_{inv} di un buffer a dimensionamento minimo. Assumendo inoltre che la lunghezza delle regioni di source e drain siano $L_S=L_D=3L_{MIN}$, si calcoli il Parasitic Effort p_{inv} dell'Inverter.

2) (6 Punti). Si calcolino il Logical Effort ed il Parasitic Effort del Gate in figura.

3) (6 Punti). Si supponga ora di usare per il Gate il massimo dimensionamento intero ($S=1, 2, 3 \dots$) compatibile con una capacità di ingresso $C_{IN} < 10fF$ e di pilotare la interconnessione direttamente col Gate. Si stimi il ritardo di pilotaggio della interconnessione.

4) (6 Punti). Per questo tipo di interconnessione e di Driver l'aggiunta di Buffer fra l'uscita del Gate e la interconnessione può essere una buona tecnica per ridurre il ritardo complessivo del circuito ?
Si risponda in modo breve ma motivato alla precedente domanda e si indichino eventualmente il numero ed i dimensionamenti dei Buffer.

$$1. \tau = R_{in} C_{in} = 9,15 \text{ pS}$$

$$R_{in} = \frac{2F(V_T/V_{DD})}{\beta_n S_{in} V_{DD}} = 2,99 \text{ k}\Omega \quad \bar{F} = 1,87$$

$$C_{in} = S_{in} (1+E) C_{H1} = 3,06 \text{ fF}$$

$$p_{in} = C_d / C_g = 3C_{50} / C_{ox} = 1,5$$

$$C_d = (1+E_{in}) 32^2 R_{in} C_{50}$$

$$2. \alpha_a = 2,5$$

$$g = \frac{C_a}{C_{in}} \bigg|_{R_a = R_{in}} = 2$$

$$R_s = \frac{2F(V_T/V_{DD})}{\beta_n S_n / 2 V_{DD}} \rightarrow S_n = 2 S_{in}$$

$$C_a = 2 S_{in} (1+\alpha_a) C_{H1} = 6,125 \text{ fF}$$

$$p_a = \frac{2 S_n + E S_n}{(1+\alpha_a) S_{in}} \quad p_{in} = 3,86$$

$$3. C_{in} = S_n (1+E) C_{H1} \rightarrow S_n = \frac{C_{in}}{(1+E) C_{H1}} = 3,27$$

$$\rightarrow S_n = 3 \rightarrow C_{in} = 9,2 \text{ fF}$$

$$R_{DR} = \frac{2F(V_T/V_{DD})}{\beta_n \frac{S_n}{2} V_{DD}} = 1994 \text{ }\Omega$$

$$R_{in1} = 1 \text{ den}$$

$$C_{in1} = 1 \text{ den}$$

$$T_{90\%} = R_{in1} C_{in1} + 2,3 R_{DR} C_{in1} = 616 \text{ pS}$$

$$4) K_{OT} = \sqrt{\frac{R_{in1} C_{in1}}{2,3 R_{DR} C_{DR}}} =$$

$$T_{90\%} = 2,3 (R_{DR} C_{in1} + R_{in1} C_{DR}) =$$

$$K_{OT} = \sqrt{\frac{R_{DR} C_{in1}}{R_{in1} C_{DR}}} =$$

$$T_{90\%} = 7,16 \text{ den} \sqrt{R_{DR} C_{DR} R_{in1} C_{in1}} =$$

Cognome e Nome	
Matricola	
Data	10 Gennaio 2007

Prova Scritta di Complementi di Elettronica II


10 Gennaio 2007

Si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.35 [V]	-0.35 [V]
β'	200 [$\mu\text{A}/\text{V}^2$]	80 [$\mu\text{A}/\text{V}^2$]
L_{MIN}	0.18 [μm]	0.18 [μm]
C_{ox}	15 [fF/ μm^2]	15 [fF/ μm^2]
C_{GS0}	0.8 [fF/ μm]	0.8 [fF/ μm]

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un *gate* CMOS che indicheremo col simbolo $G1$ e che implementa la funzione logica $F=A(B\oplus C)$. Il circuito è dimensionato in modo che il tempo di salita di caso peggiore sia uguale al tempo di discesa di caso peggiore. La tecnologia CMOS di fabbricazione è caratterizzata da un ritardo $\tau=9ps$ e da un *parasitic effort* dell'invertitore pari a $p_{inv}=0.95$. Si supponga che i segnali siano disponibili sia in forma vera che in forma negata.



- 1) (8 Punti). Si determinino il *logical effort* g_{G1} ed il *parasitic effort* p_{G1} del *gate* $G1$.

- 2) (8 Punti). Si disegni lo schema a livello *gate* del circuito che realizza la funzione logica $F = \overline{A(B \oplus C) + D}EF$ facendo uso del *gate* $G1$, di un *NAND*, di un *NOR* e di un invertitore.

Si supponga inoltre che il *gate* $G1$ abbia il dimensionamento necessario affinché la sua resistenza equivalente sia pari a quella di un invertitore ad area minima e si calcoli la capacità di ingresso C_{G1} del *gate* ed il *path effort* del circuito supponendo che la capacità di carico sia $C_L = 500fF$.

- 3) (8 Punti). Si valuti la necessità di aggiungere invertitori al circuito per migliorarne le prestazioni dinamiche e si determinino i dimensionamenti dei *gate* che minimizzano il ritardo complessivo.


$$1. \quad g_{G1} = \frac{C_t}{C_{in}} \Big|_{R_L = R_{in}}$$

$$\beta'_n \frac{S_n}{2} = \beta'_p \frac{S_p}{2} \rightarrow S_p = \frac{\beta'_n}{\beta'_p} \cdot \frac{3}{2} = 3,75$$

$$R_{in} = \frac{2F(V_T/V_{DD})}{\beta'_n S_{in} V_{DD}} = \frac{2F(V_T/V_{DD})}{\beta'_n \frac{S_n}{2} V_{DD}} \rightarrow S_n = 2S_{in}$$

$$g = \frac{2(1 + 3,75)}{1 + 2,5} = 2,71$$

$$p_{G1} = \frac{3 \cdot 2 + 3,75 \cdot 2}{(1 + 2) S_{in}} p_{in} = 3,66$$



$$G_1 = 2,71 \cdot 1,71 \cdot 1,57 = 7,28$$

$$P = 3,66 + 5 + 7,5 + 0,95 = 17,11$$

$$H = \frac{C_L}{C_{G1}} = 68$$

$$C_{G1} = 2(1 + 3,75)C_{in1} = 4,35 fF$$

$$F = G_1 H = 495$$

$$3. \quad p = 0,71 p_{in} + 2,82 = 3,49$$

$$\hat{N} = \frac{p_n F}{p_n p} = 4,96 \rightarrow 5$$

$$t_{poll} = t_{po} (\hat{N} \sqrt{F} + C_{pi} + (\hat{N} - n_i) p_{in}) = \checkmark$$

$$C_{J2} = \frac{C_a}{f} = 144,5 fF \quad C_{VDD} = \frac{C_{J2} g_{VDD}}{f} = 65,6$$

$$C_{Jd} = \frac{C_{VDD}}{f} = 13,95 fF \quad C_{NOR} = \frac{C_{Jd} g_{NOR}}{f} = 9,36$$

Cognome e Nome	
Matricola	
Data	12 Giugno 2017


Prova Scritta di Complementi di Elettronica II

12 Giugno 2017

Sia $V_{DD}=1.0V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.35	-0.35
$\beta'[\mu A/V^2]$	90	60
$\gamma[V^{1/2}]$	0.0	0.0
$L_{MIN}[nm]$	45	45
$C_{ox}[fF/\mu m^2]$	18	18
$C_{GS0}[fF/\mu m]$	0.45	0.45
$C_{J0}[fF/\mu m^2]$	0.7	0.7

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.



Il circuito in figura rappresenta una cella di memoria RAM dinamica ad un transistor dove la capacità di memorizzazione è costituita dal terminale di *gate* del transistor M2. Il transistor M1 ha dimensionamento minimo $W=L=L_{MIN}$.

- 1) (6 Punti). Supponendo che la capacità totale della *bitline* sia $C_{BL}=30fF$ e stimando la capacità di memorizzazione C_{st} come la capacità di *gate* del transistor M2, si determini il minimo valore intero del dimensionamento S_2 di M2 necessario affinché il rapporto C_{st}/C_{BL} risulti maggiore di 0.01.

- 2) (12 Punti). Si determini il valore della tensione V_{st} che corrisponde alla memorizzazione di un '1' logico supponendo che la tensione a cui viene abilitata la *wordline* sia pari a V_{DD} . Si calcoli quindi il tempo di scrittura di uno '0' logico, considerando esaurito il transitorio al 90% della escursione di segnale, discutendo il regime di funzionamento dei transistori coinvolti nel transitorio.

- 3) (8 Punti). Si supponga adesso che la corrente I_{off} di un MOSFET avente $|V_{GS}| < |V_T|$ si possa esprimere come:

$$I_{off} = S I_{sbth} \exp\left(-\frac{|V_{GS} - V_T|}{m_s V_{th}}\right)$$

dove $S=W/L_{MIN}$ è il dimensionamento del transistor, $I_{sbth}=90nA$ e $m_s=1.3$ sono parametri tecnologici, mentre $V_{th}=26mV$ è la tensione termica (a temperatura ambiente).

Si consideri la fase di ritenzione nel caso in cui la BL1 e la WWL sono polarizzate a massa, ed il dato memorizzato è un '1' logico. Si indichi quale transistor è responsabile, a causa della sua I_{off} , del degrado della tensione V_{st} e si calcoli il tempo necessario affinché la tensione alta V_{st} si degradi del 30%.

$$1. C_{st} = S_2 (L_{H10}^2 C_{ox} + 2L_{H1H} C_{gs})$$

$$0,04 = \frac{C_{st}}{C_{BL}} = \frac{S_2 C_{H1}}{C_{BL}} \rightarrow S_2 = \frac{0,04 C_{BL}}{C_{H1}} = 3,9 \rightarrow \underline{4}$$

$$2. V_{st} = V_{DD} - V_T \rightarrow \text{PERDE 2A SOLU\c{A}\c{O}\c{E}}\c{O}$$

$$t_f = \frac{2C_{st}}{W_H \mu_n S_2 (V_{GS} - V_{T0})} \ln \left[\frac{V_{DSI}}{V_{DSF}} \cdot \frac{2(V_{GS} - V_{T0}) - V_{DSF}}{2(V_{GS} - V_{T0}) - V_{DSI}} \right] \approx 15,5 \text{ ps}$$

$$3. I_{off} = 2,36 \text{ pA}$$

$$V_{st} = V_{DD} - V_T - \frac{I_{off}}{C_{BL}} \cdot t$$

$$\Delta V = V_{DD} - V_T \rightarrow t = \frac{C_{st} \Delta V \cdot 0,3}{I_{off}} = 21 \text{ }\mu\text{s}$$

Cognome e Nome	
Matricola	
Data	12 Settembre 2008

Prova Scritta di Complementi di Elettronica Digitale

12 Settembre 2008

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.35	-0.35
$\beta'[\mu A/V^2]$	270	150
$L_{MIN}[\mu m]$	0.18	0.18
$C_{ox}[fF/\mu m^2]$	13	13
$C_{GS0}[fF/\mu m]$	0.6	0.6
$C_{J0}[fF/\mu m^2]$	3.2	3.2
K_{eq}	0.75	0.75

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale.

- 1) (4 Punti). Si disegni schematicamente una cella di memoria a *floating gate* indicando chiaramente le capacità C_G , C_S , C_D e C_B fra il floating gate ed i quattro terminali accessibili.

Si indichi inoltre l'espressione dei coefficienti di accoppiamento capacitivo α_G ed α_D in funzione delle capacità C_G , C_S , C_D e C_B e si calcolino i valori numerici di α_G ed α_D per $C_G=0.6fF$, $C_D=C_S=0.15fF$ e $C_B=0.1fF$.

- 2) (10 Punti). Si indichi la relazione che lega la soglia V_T della cella di memoria alla soglia $V_{T,TR}$ del cosiddetto transistor equivalente (il cui *gate* è il *floating gate* della cella stessa) ed alla carica Q_{FG} immagazzinata nel *floating gate*.

Assumendo $V_{T,TR}=0.7V$, si calcoli il valore della soglia V_{T0} della cella per $Q_{FG}=0$ e la carica $Q_{FG,4V}$ necessaria per avere un aumento di soglia pari a $4V$ (rispetto a V_{T0}).

- 3) (8 Punti). Si supponga che la corrente di *gate* I_G durante la scrittura della cella sia una funzione esponenzialmente decrescente nel tempo secondo l'espressione

$$I_G(t) = -I_{G0} e^{-t/t_0} \quad \text{con} \quad I_{G0} = 3nA \quad t_0 = 0.9\mu s$$


Si scriva l'espressione della tensione di soglia $V_T(t)$ in funzione del tempo e si calcoli il tempo t_{pr} necessario per avere un aumento di soglia pari a $4V$.

- 4) (8 Punti, **da svolgere su foglio separato**) Si descriva il modello circuitale per il pilotaggio di linee di trasmissione senza perdite con impedenza caratteristica z_0 chiarendo l'equivalente circuitale alla sorgente, al carico ed alla generica sezione della linea.

Una volta definiti i coefficienti di riflessione alla sorgente ρ_S ed al carico ρ_L , si descriva come può essere usato il metodo dei diagrammi a reticolo per calcolare la forma d'onda al carico ed alla sorgente per generici valori della resistenza R_S di sorgente e R_L .

Infine si mostrino le forme d'onda relative al caso di adattamento alla sorgente ed al carico indicando quale condizione è necessaria per ottenere i suddetti adattamenti.

1.



$$C_{TOT} = C_g + C_D + C_D + C_S = 1 \text{ pF}$$

$$\alpha_g = \frac{C_g}{C_{TOT}} = 0,6 \quad C_D = C_S = 0,15$$

$$C_D = 0,1$$

$$2) \quad V_T = \frac{V_{T,TR}}{\alpha_g} - \frac{Q_{FG}}{C_g}$$

$$\text{PEZ } Q_{FG} = 0 \rightarrow V_{TO} = \frac{V_{T,TR}}{\alpha_g} = 1,17$$

$$Q_{FG,4V} = (V_{TO} - V_T) C_g = 2,3 \text{ fC}$$

$$3. \quad Q_{FG} = \int_0^t I_A(t') dt' = -(1 - e^{-t/t_0}) I_{A0} t_0$$

$$V_T(t) = V_{TO} + \frac{I_{A0} t_0}{C_g} (1 - e^{-t/t_0})$$

$$P_n(V_T(t)) = P_n\left(V_{TO} - \frac{I_{A0} t_0}{C_g}\right) - P_n(I_{A0} t_0) \frac{t}{t_0}$$

$$t = -t_0 \ln\left[1 - \frac{C_g(V_T - V_{TO})}{I_{A0} t_0}\right] \approx 1,98 \mu\text{s}$$

Cognome e Nome	
Matricola	
Data	13 Luglio 2004


Prova Scritta di Elettronica Digitale

13 Marzo 2006

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura è riportato un albero per la distribuzione di due fasi di *clock* complementari ϕ e $\bar{\phi}$ costituito da interconnessioni di tipo RC. Le interconnessioni hanno resistività per unità di lunghezza $r=40\Omega/\mu m$ e capacità per unità di lunghezza $c=0.35fF/\mu m$. I *buffer* riportati in figura sono descrivibili con un semplice modello lineare. In particolare, i *buffer* a dimensionamento minimo hanno resistenza $R_{dr}=2k\Omega$ e capacità $C_{dr}=6fF$. Il *parasitic effort* dei *buffer* può essere trascurato.

Si assuma che i rami di interconnessione abbiano tutti la medesima lunghezza $L_{en}=25\mu m$ e che le capacità da pilotare siano $C_1=30fF$ e $C_2=39fF$ per la fase ϕ e $\bar{\phi}$, rispettivamente. I ritardi della rete ad albero devono essere calcolati schematizzando i tre rami di interconnessione con opportune reti a parametri concentrati.




- 1) (6 punti). Si calcolino i valori R_π e C_π che corrispondono ad una singola cella a Π che schematizza un ramo di interconnessione. Si disegni quindi il circuito costituito dai *buffer* e dagli elementi RC risultanti dalla sostituzione delle celle a Π ad ogni ramo di interconnessione.

2) (6 punti). Supponendo che in ingresso all'albero di interconnessioni sia applicato un gradino di tensione da $0V$ a V_{DD} , si esprimano la costante di tempo dominante $\tau(\phi)$ al nodo sede di C_1 e la costante di tempo dominante $\tau(\bar{\phi})$ al nodo sede di C_2 in funzione dei dimensionamenti dei *buffer* h_1 ed h_2 .

3) (8 punti). Si esprima h_1 in funzione di h_2 affinché risulti $\tau(\bar{\phi})=\tau(\phi)$.

4) (6 punti) Si determinino h_1 ed h_2 in modo da minimizzare le costanti di tempo $\tau(\bar{\phi})=\tau(\phi)$ e si calcoli il valore numerico del ritardo delle fasi ϕ e $\bar{\phi}$ al 90% della escursione di segnale.

1.



$$R_{\pi} = r_{den} = 2 \text{ K}\Omega$$

$$C_{\pi} = C_{len} = 8,45 \text{ pF}$$

$$2. \tau(\phi) = (C_{\pi} + (h_1 + h_2)C_{dr})R_{\pi} + C_{\pi} \frac{R_{dr}}{h_1} + (C_{\pi} + C_1)(R_{\pi} + \frac{R_{dr}}{h_1})$$

$$\tau(\bar{\phi}) = (C_{\pi} + (h_1 + h_2)C_{dr})R_{\pi} + R_{dr}C_{dr} + \frac{R_{dr}}{h_2}C_{\pi} + (\frac{R_{dr}}{h_2} + R_{\pi})(C_{\pi} + C_2)$$

$$3. t_{c1} = R_{dr}C_{dr} + R_{\pi}(C_2 - C_1) = 21 \text{ ps}$$

$$t_{c2} = R_{dr}(C_2 + 2C_{\pi}) = 95,5 \text{ ps}$$

$$t_{c3} = R_{dr}(C_0 + 2C_{\pi}) = 77,5 \text{ ps}$$

$$h_1 = \frac{h_2 t_{c3}}{t_{c2} + h_2 t_{c1}}$$

$$4. \frac{\partial \tau(\bar{\phi})}{\partial h_2} = R_{\pi}C_{dr} - \frac{R_{dr}(C_2 + 2C_{\pi})}{h_2^2} = 0$$

$$\rightarrow h_2 = \sqrt{\frac{R_{dr}(C_2 + 2C_{\pi})}{R_{\pi}C_{dr}}} = 4 \quad \rightarrow h_1 = 1,43$$

$$\rightarrow \tau = 118 \text{ ps} \quad \rightarrow \tau_{90\%} = 2,3\tau = 271,4 \text{ ps}$$

Cognome e Nome	
Matricola	
Data	13 Luglio 2004


Prova Scritta di Elettronica Digitale

13 Luglio 2004

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$.

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura é riportato un albero costituito da interconnessioni di tipo RC. La sezione delle interconnessioni ha una altezza $H=0.3\mu m$ ed una larghezza $W=0.35\mu m$. Lo spessore del dielettrico vale $T_{ox}=0.15\mu m$ ed il dielettrico é semplice SiO_2 con costante dielettrica assoluta $\epsilon_{ox}=3.45 \cdot 10^{-13} F/cm$. La resistività del materiale con cui é fabbricata la interconnessione vale $\rho=4 \times 10^{-4} [Ohm \cdot cm]$.



- 1) (6 Punti). Si calcolino la capacità per unità di lunghezza c e la resistenza per unità di lunghezza r della linea di interconnessione.

Si assuma che i quattro rami dell'albero di interconnessioni abbiano tutti la medesima lunghezza $L=30\mu m$ e che le capacità da pilotare siano $C_1=60fF$ al nodo C e $C_2=150fF$ ai nodi A e B . Inoltre, in quanto segue, i ritardi della rete ad albero saranno trattati semplificando le interconnessioni con delle reti a parametri concentrati.

- 2) (8 Punti). Si calcolino i valori R_T e C_T che corrispondono ad una singola cella a T che schematizza un ramo di interconnessione di lunghezza L . Si disegni quindi il circuito RC risultante dalla sostituzione della cella a T ad ognuno dei quattro rami di interconnessione e si calcoli la costante di tempo dominante al nodo C .

Si supponga adesso di disporre di Buffer descritti da un semplice modello lineare caratterizzato da una resistenza equivalente $R_0 = 1500\Omega$ e da una capacità di ingresso $C_0 = 12fF$.

- 3) (6 Punti). Supponendo di inserire due Buffer alle sezioni A' e B' immediatamente all'inizio dei rami che portano ai nodi A e B (ma non sul ramo che porta a C), si calcoli di nuovo la costante di tempo dominante al nodo C .


- 4) (6 Punti). Si ripeta il calcolo del punto precedente considerando il Buffer **anche** alla sezione C' immediatamente all'inizio del ramo che porta a C .

$$1. \quad r = \frac{\rho}{4W} = 38 \, \Omega/\mu\text{m}$$

$$C = \frac{\epsilon d_i}{t d_i} W + \epsilon d_i \frac{2\pi}{\rho n \left(\frac{4t d_i}{W} + 1 \right)} = 0,278 \, \text{fF}/\mu\text{m}$$

$$2. \quad R_{IN7} = r L_{en} = 1140 \, \Omega \rightarrow R_T = \frac{R_{IN7}}{2} = 570 \, \Omega$$

$$C_{IN7} = c L_{en} = 8,34 \, \text{fF} = C_T$$



$$\tau_{IN \rightarrow C} = R_T C_T + 4R_T C_T + 4R_T C_2 + 3R_T C_T + 4R_T C_1$$

$$= 8R_T C_T + 4R_T (C_1 + C_2) = 516,8 \, \text{ps}$$

$$3. \quad R_T C_T + 2(2R_T C_0) + 3R_T C_T + 4R_T C_2 = 183,2 \, \text{ps}$$

$$4. \quad R_T C_T + 4R_T C_0 + 2R_T C_0 + (R_0 + R_T) C_T + (R_0 + 2R_T) C_2 = 224,46 \, \text{ps}$$

Cognome e Nome	
Matricola	
Data	14 Giugno 2011


Prova Scritta di Complementi di Elettronica II

14 Giugno 2011

Sia $V_{DD}=1.5V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO}[V]$	0.35	-0.35
$ 2\psi_f $	0.8 [V]	0.8 [V]
$\beta'[\mu A/V^2]$	180	120
$\gamma[V^{1/2}]$	0.35	0.35
$L_{MIN}[\mu m]$	0.12	0.12
$C_{ox}[fF/\mu m^2]$	15	15
$C_{GS0}[fF/\mu m]$	0.45	0.45
$C_{J0}[fF/\mu m^2]$	2.8	2.8

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.



Il circuito in figura rappresenta una cella di memoria RAM dinamica ad un transistor dove la capacità di memorizzazione è costituita dal terminale di *gate* del transistor M2. Il transistor M1 ha dimensionamento minimo $W=L=L_{MIN}$, mentre M2 ha dimensionamento $L=L_{MIN}$ e $W=2L_{MIN}$. Le *bitline* sono costituite da interconnessioni di cui sono noti i seguenti parametri: altezza $H=0.12\mu m$, larghezza $W=0.2\mu m$, spessore del dielettrico $T_{di}=0.09\mu m$ e $\epsilon_{di}=3.45 \cdot 10^{-13}F/cm$. Si può assumere per semplicità che la capacità della *bitline* sia approssimabile come la sola capacità della interconnessione e che la lunghezza della *bitline* sia $L_{BL}=50\mu m$.

- 1) (8 Punti). Si calcoli la capacità totale C_{BL} della *bitline* e la capacità di memorizzazione C_{st} che può essere stimata come la capacità di *gate* del transistor M2.

- 2) (12 Punti). Supponendo che la *word line* WL sia polarizzata in scrittura a V_{DD} , si calcoli la tensione V_{ST} sul nodo di memorizzazione che corrisponde alla scrittura di un '1' logico.

Si calcoli inoltre il tempo di scrittura di un '1' logico, considerando esaurito il transitorio al 90% della escursione di segnale. Per questo transitorio si assuma che la tensione di soglia di M1 sia quella che corrisponde al valore finale della tensione V_{ST} .

- 3) (10 Punti). Si supponga adesso che la corrente I_{off} di un MOSFET avente $|V_{GS}| < |V_T|$ si possa esprimere come:

$$I_{off} = S I_{sbth} \exp\left(-\frac{|V_{GS} - V_T|}{m_s V_{th}}\right)$$

dove $S=W/L_{MIN}$ è il dimensionamento del transistor, $I_{sbth}=0.6\mu A$ e $m_s=1.2$ sono parametri tecnologici, mentre $V_{th}=26mV$ è la tensione termica (a temperatura ambiente).

Si indichi quale transistor è responsabile, a causa della sua I_{off} , del degrado della tensione V_{ST} sul nodo di memorizzazione e si calcoli il valore di V_{ST} quando è trascorso un tempo $t_{ret}=18\mu s$ dalla fine dell'operazione di scrittura di un '1' logico.

$$1. C_{b2} = \left[\epsilon_{di} \left(\frac{W}{L_{di}} + \frac{2\pi}{P_n \left(\frac{a_{di} + 1}{4} \right)} \right) \right] 2 \cdot b_L = 11,65 \text{ pF}$$

$$C_{st} = S_2 C_{H4} = 0,648 \text{ pF}$$

$$2. V_{DD} - V_T \rightarrow \text{POI } M_1 \text{ SI } \text{SPECIFIC}$$

$$t_r = \frac{2C_{st}}{S_n \beta' n} \left[\frac{L}{V_{W} - V_{sr,f} - V_{Tn}} - \frac{1}{V_{W} - V_{Tn}} \right] = 34,2 \text{ ps}$$

$$3. M_1$$

$$I_{off} = 8,06 \text{ pA}$$

$$\Delta V = \frac{I_{off} \cdot t}{C_{st}} = 0,224$$

Cognome e Nome	
Matricola	
Data	21 Luglio 2015

Prova Scritta di Complementi di Elettronica II


21 Luglio 2015

Si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
L_{MIN}	45[nm]	45[nm]
β'	90 [$\mu\text{A}/\text{V}^2$]	70 [$\mu\text{A}/\text{V}^2$]
C_{ox}	11 [$\text{fF}/\mu\text{m}^2$]	11 [$\text{fF}/\mu\text{m}^2$]
C_{GS0}	0.5 [$\text{fF}/\mu\text{m}$]	0.5 [$\text{fF}/\mu\text{m}$]
C_{j0}	1.9 [$\text{fF}/\mu\text{m}^2$]	1.9 [$\text{fF}/\mu\text{m}^2$]
K_{eq}	0.55	0.55

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un *gate* CMOS che deve essere dimensionato in modo che il tempo di salita di caso peggiore sia uguale al tempo di discesa di caso peggiore. La tecnologia CMOS di fabbricazione ha un ritardo caratteristico $t_{p0}=13\text{ps}$.



- 1) (8 Punti). Si determini la funzione logica $G1$ realizzata dal *gate*. In base ai parametri tecnologici riportati in tabella, si determini il *parasitic effort* p_{inv} dell'invertitore supponendo che la lunghezza delle regioni di *source* e *drain* sia $L_S=2L_{MIN}$. Si calcoli inoltre il *logical effort* g_{G1} ed il *parasitic effort* p_{G1} del *gate* $G1$.

2) (10 Punti). Si disegni uno schema a livello *gate* del circuito che realizza la funzione logica

$$P = \overline{[A + \overline{(B + C)} + D + E]}$$

sfruttando il *gate* G1 ed usando solo due livelli di logica.

Supponendo quindi che i transistori *n*-MOS del *gate* G1 abbiano dimensionamento $S_{nG1}=2$ e che la capacità di carico all'uscita della funzione logica complessiva sia $C_L=1.1fF$, si determini il *path effort* del circuito

3) (8 Punti). Si determinino i dimensionamenti dei *gate* del circuito che ne minimizzano il ritardo e si calcoli il valore numerico del ritardo stesso.

$$1. \quad F = \overline{A(B+C)} = \overline{AB+AC} = (\bar{A}+\bar{B})(\bar{A}+\bar{C}) = \bar{A} + \bar{A}\bar{B} + \bar{A}\bar{C} + \bar{B}\bar{C}$$

$$P_{NW} = \frac{2C_{GSO} + 2s_{0}C_{SO}}{2C_{GSO} + 2s_{NW}C_{OK}} = 0,43$$

$$R_T = \frac{2F(V_T/V_{DD})}{\frac{s_{req}}{2} \beta_n V_{DD}} = \frac{2FC^{V_T/V_{DD}}}{s_{NW} \beta_n V_{DD}} = s_{NW}$$

$$s_{req} = 2s_{NW}$$

$$g = \frac{2s_{NW} (A+E) C_{H1}}{s_{NW} (A+E) C_{H2}} = 2$$

$$p = \frac{s_n + 2s_p}{(A+E)s_{NW}} \quad p_{NW} = 2,28$$

$$2) \quad \text{Circuit diagram showing a buffer (G1) connected to an inverter (G2) with input A and output OUT. The inverter has a delay parameter \epsilon.$$

$$C_{G1} = s_n (A+E) C_{H1} = 0,31 \text{ fF}$$

$$C_{H1} = 0,064 \text{ fF}$$

$$H = \frac{C_H}{C_{G1}} = 3,58$$

$$g_{\text{non}} = \frac{1+n\epsilon}{1+\epsilon} = 2,125$$

$$F = GH = 15,2$$

$$3. \quad \hat{f} = \sqrt{F} = 3,8987$$

$$C_{\text{non}} = \frac{g_{\text{non}} C_L}{\hat{f}} = 0,6 \text{ fF}$$

$$C_{G1} = \frac{g_{G1} \cdot C_{\text{non}}}{\hat{f}} = 0,308 \text{ fF}$$

$$t_p = t_{p0} (2 \cdot \hat{f} + p_{G1} + p_{\text{non}}) = 159,48 \text{ ps}$$

Cognome e Nome	
Matricola	
Data	14 Giugno 2016

Circuiti e Sistemi II modulo


14 Giugno 2016

Sia $V_{DD}=1.0V$ e si assumano i seguenti parametri tecnologici per i MOSFET:


Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.35 [V]	-0.35 [V]
β'	120 [$\mu A/V^2$]	60 [$\mu A/V^2$]
C_{ox}	12 [fF/ μm^2]	12 [fF/ μm^2]
C_{GS0}	0.85 [fF/ μm]	0.85 [fF/ μm]
C_{j0}	5 [fF/ μm^2]	5 [fF/ μm^2]
L_{MIN}	0.13 [μm]	0.13 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$ ed $L_{SD}=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un circuito di campionamento del segnale di ingresso D governato dal segnale di clock ϕ . I tre rami del circuito $R1$, $R2$ ed $I1$ devono avere tempi di salita e discesa simmetrici. I dimensionamenti di $R1$ sono noti ed indicati in figura.



- 1) (6 Punti). Si indichi se il circuito è statico o dinamico e se lavora a livello (latch) oppure a fronte (registro). Si tracci la forma d'onda qualitativa dell'uscita q nel grafico sottostante.



2) (10 Punti). Si calcoli il *logical effort* g_R dei rami $R1$ ed $R2$ ed il ritardo caratteristico t_{p0} della tecnologia.

3) (12 Punti). Nota inoltre $C_W=3.5fF$ si trovi il dimensionamento del ramo $R2$ e dell'invertitore $I1$ che minimizzano il ritardo fra D e q ed il valore numerico di tale ritardo.

Per semplificare l'analisi è possibile trascurare il *parasitic effort*, ovvero l'effetto delle capacità parassite C_{GS0} e C_{j0} .

$$2. t_{po} = \frac{2C_{in}}{\beta_{in} V_{DD}} F(\sqrt{V_{DD}}) = 78 \text{ ps}$$

$$C_{in} = 2(1+\varepsilon)C_{HL}$$

$$g_R = \frac{C_W}{C_{in}} = 2$$

$$3. C_{out} = C_W + C_{RL} = 4,74 \text{ fF} \quad S_{n22} = 1, S_{pm} = 2$$

$$C_{in} = C_{RL} = 2,34 \text{ fF}$$

$$F = g\left(\frac{C_{out}}{C_{in}}\right) = 3,45$$

$$\hat{p} = \sqrt{F} = 1,94$$

$$C_{HL} = \frac{C_{out}}{\hat{p}} = 2,46 \text{ fF} \rightarrow S_{in} = \frac{(1+\varepsilon)C_{HL}}{C_{in}} = 1,94$$

$$T = t_{po} \hat{p} = 226 \text{ ps}$$

Cognome e Nome	
Matricola	
Data	16 Giugno 2014

Prova Scritta di Complementi di Elettronica II


16 Giugno 2014

Si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.45 [V]	-0.45 [V]
β'	180 [$\mu\text{A}/\text{V}^2$]	120 [$\mu\text{A}/\text{V}^2$]
C_{ox}	13 [$\text{fF}/\mu\text{m}^2$]	13 [$\text{fF}/\mu\text{m}^2$]
C_{GS0}	0.6 [$\text{fF}/\mu\text{m}$]	0.6 [$\text{fF}/\mu\text{m}$]
L_{MIN}	0.09 [μm]	0.09 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali.



- 1) (10 Punti). In base ai parametri tecnologici riportati in tabella si calcolino il ritardo caratteristico della tecnologia t_{p0} per $V_{DD}=1.0\text{V}$ e la capacità di ingresso C_{in} , sapendo che i transistori nel *pull-down* del NAND in ingresso hanno dimensionamento pari a 3.

Si supponga quindi noto il *parasitic effort* dell'invertitore $p_{inv}=0.9$ e si calcoli il *logical* e *parasitic effort* dei gate usati nel circuito.

2) (8 Punti). Supponendo che la capacità di carico sia $C_L=35\text{fF}$, si determini il numero ottimo degli stadi e l'eventuale opportunità di inserire invertitori. Si determini quindi il dimensionamento ottimo di tutti i *gate* (espresso in termini della loro capacità di ingresso), ed il corrispondente ritardo del circuito.

3) (10 Punti). In questo punto si intende analizzare l'energia per ciclo di *clock* consumata nel circuito considerando la energia dinamica, E_{dyn} , e l'energia dovuta alle I_{off} dei transistori, E_{lkg} . Per semplificare l'analisi si può procedere come segue:

- Per la E_{dyn} si supponga che l'energia in ogni nodo interno al circuito sia stimabile usando la sola capacità di ingresso del *gate* a valle e che l'attività di commutazione sia $\alpha=0.15$ in ogni nodo;
- Per la E_{lkg} si consideri il solo contributo degli invertitori (che è comunque dominante rispetto agli altri *gate*), e si supponga che i transistori nello stato *OFF* abbiano corrente $I_{off}=S I_{off1}$, dove S è il dimensionamento e $I_{off1}=3\text{ nA}$ è la corrente *OFF* di un transistor a dimensionamento minimo. La corrente statica dei due invertitori si può stimare come media delle I_{off} del caso in cui l'uscita circuito è alta oppure bassa.

Si calcoli infine $E_{lkg}=100 \cdot t_{p0} \cdot P_{st}$, dove P_{st} è appunto la potenza statica dell'invertitore.

Si determinino E_{dyn} e E_{lkg} per $V_{DD}=1.0\text{V}$ e si dica come ci si attende che vari il rapporto E_{lkg}/E_{dyn} al ridursi della tensione di alimentazione V_{DD} .

$$1. t_{p0} = R_{IN} C_{IN} = 21,2 \text{ ps}$$

$$R_{IN} = \frac{2F(V_T/V_{DD})}{S_{NMOS} B_n V_{DD}} = 39,79 \text{ k}\Omega$$

$$C_{IN} = S_{NMOS} (1 + \epsilon) C_{HA} = 0,533 \text{ fF}$$

$$F(V_T/V_{DD}) = 3,58 \quad \epsilon = 1,5$$

$$C_{HA} = 2L_{MIN} C_{ox} + 2L_{MIN} C_{iso} = 0,213 \text{ fF}$$

$$C_{IN} = S_{NMOS} (1 + \frac{\epsilon}{n}) C_{HA} = 0,96 \text{ fF}$$

$$g_{NMOS} = \frac{n + \epsilon}{1 + \epsilon} = 1,8 \quad g_{XOR} = \frac{n + n\epsilon}{1 + \epsilon} = 2$$

$$p_{NMOS} = n p_{IN} = 2,7$$

$$p_{XOR} = 2n p_{IN} = 3,6$$

$$2) H = \frac{C_L}{C_{NMOS}} = 36,46 \quad G = g_{NMOS} g_{XOR} = 3,6$$

$$F = GH = 131 \quad \rho = 0,74 p_{IN} + 2,82 = 3,459$$

$$\hat{N} = \frac{R_n F}{\rho_n \rho} = 3,93 \rightarrow \hat{N} = 4 \text{ STADI}$$

$$\hat{f} = \sqrt[4]{F} = 3,38$$

$$C_{IN2} = \frac{C_L}{\hat{f}} = 10,3 \text{ fF} \quad C_{IN4} = \frac{C_{IN2}}{\hat{f}} = 3,05 \text{ fF}$$

$$C_{NOR} = \frac{g_{NOR} C_{IN4}}{\hat{f}} = 1,8 \text{ fF} \quad C_{NAND} = \frac{g_{NAND} C_{NOR}}{\hat{f}} = 0,96 \text{ fF}$$

$$t_{p0\pi} = t_{p0} (\hat{N} \hat{f} + p_{NAND} + p_{NOR} + 2p_{IN}) = 459 \text{ ps}$$

$$3. S_{N1} = \frac{C_{FL}}{(B+1)C_{HA}} = 5,4 \quad S_{N2} = \frac{C_{FL}}{(1+\epsilon)C_{HA}} = 19,4$$

$$I_{O1} = (S_{N1} + \epsilon S_{N2}) I_{off} = 83,9 \text{ nA} \quad I_{O2} = (\epsilon S_{N1} + S_{N2}) I_{off} = 104,4 \text{ nA} \rightarrow I_{off} = \frac{I_{O1} + I_{O2}}{2} = 94,2 \text{ nA}$$

$$P_{stat} = V_{DD} I_{off} = 94,2 \text{ nW}$$

$$E_{K9} = 100 t_{p0} P_{stat} = 0,2 \text{ fJ}$$

$$E_{dyn} = \alpha V_{DD}^2 (C_{IN} + C_{XOR} + C_{HA} + C_{N2} + C_L) = 7,67 \text{ fJ}$$


Cognome e Nome	
Matricola	
Data	17 Settembre 2007

Prova Scritta di Elettronica Digitale

17 Settembre 2007

Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura è riportato un albero costituito da interconnessioni di tipo RC. La capacità per unità di lunghezza vale $c=0.45\text{fF}/\mu\text{m}$ e la resistenza per unità di lunghezza vale $r=19.83\Omega/\mu\text{m}$. L'albero è pilotato da un *driver* a dimensionamento minimo che ha resistenza equivalente $R_{DR}=2.1\text{k}\Omega$ e capacità di ingresso $C_{DR}=5\text{fF}$. La lunghezza dei tre rami di interconnessione è indicata in figura, le capacità al termine dei rami sono $C_A=80\text{fF}$ e $C_B=110\text{fF}$.



- 1) (10 Punti). Si supponga di sostituire ogni tratto di interconnessione di lunghezza $30\mu\text{m}$ con una cella a parametri concentrati di tipo L e si calcoli il valore R_I e C_I della resistenza e della capacità della cella ad L . Si disegni il circuito che descrive il *driver* e le celle ad L che schematizzano le linee RC . Utilizzando le costanti di tempo dominanti fornite dalla regola di Elmore, si determinino i ritardi T_A e T_B al 90% della escursione di segnale al nodo A e B .

I valori diversi della capacità di carico C_A e C_B producono ritardi diversi T_A e T_B . Allo scopo di equalizzare i ritardi e ridurne i valori si vuole inserire un *driver* alle sezioni A' e B' di accesso ai rami A e B .

- 2) (8 Punti). Indicando con h_A ed h_B il dimensionamento dei *driver* alle sezioni A' e B' , rispettivamente, si esprimano i ritardi T_A e T_B in funzione di h_A ed h_B e si determini la relazione fra h_A ed h_B necessaria per avere $T_A=T_B$.

Allo scopo di ottenere un'espressione compatta del risultato utile anche per il punto seguente, si suggerisce di esprimere il legame fra h_A ed h_B nella forma:

$$\frac{1}{h_A} = k_1 + \frac{k_2}{h_B}$$

indicando le espressioni dei coefficienti k_1 e k_2 .

- 3) (8 Punti). Sfruttando il legame fra h_A ed h_B trovato al punto precedente si esprima T_B in funzione del solo h_B . Si indichi, motivando brevemente la risposta, se si ritiene che il valore così ottenuto di T_B abbia un valore minimo rispetto ad h_B e si calcoli T_B per $h_B=2, 4$ e 6 .

$$C_n = C_{\text{len}} = 13,5 \text{ fF}$$

$$\tau_b = (4R_L C_L + 2R_L C_B) + \ln(3C_1 + C_A + C_B) = 714 \text{ ps}$$

$$\tau_2 = (h_L C_L + 2 R_L C_A) + R_{on} (3 C_1 + C_A + C_B) = 696 \mu s$$

$$\tau_{90\%A} = 2,3 \tau_2 = 292,8 \mu s$$

$$T_{90\%B} = 2,3\tau_B = 344,9 \text{ ps}$$

The diagram shows a two-stage CMOS inverter. The input signal i_{in} is connected to the input of the first inverter. The output of the first inverter is labeled i_{out} and is connected to the input of the second inverter. The output of the second inverter is labeled i_{out} . Parasitic capacitances are indicated by horizontal lines with downward arrows: C_L at the output of the first inverter, C_L at the input of the second inverter, and C_B at the output of the second inverter. A load capacitor C_A is connected to the output of the second inverter. The input of the second inverter is also connected to a node labeled i_{in} through a resistor R_L .

$$\tau_A = (R_{on} + R_L)(C_L + h_A C_{on} + h_B C_{oe}) + \left(\frac{R_{on}}{h_A} + R_L \right)(C_L + C_A)$$

$$\tau_B = (R_{O2} + R_L)(C_L + h_A C_A + h_B C_B) + \left(\frac{R_{O2}}{h_B} + R_L\right)(C_L + C_B)$$

$$\tau_A = \tau_B \rightarrow \frac{R_{BL}}{h_A} C_L + \frac{R_{BL}}{h_A} C_A + R_L C_A = \frac{R_{BL}}{h_B} C_L + \frac{R_{BL}}{h_B} C_B + R_L C_B$$

$$= \frac{1}{h_A} (P_{DE} C_L + P_{DN} C_A) + P_{LC} A = \frac{1}{h_B} (P_{DE} C_L + P_{DN} C_B) + P_{LC} B$$

$$= \frac{1}{h_A} = \frac{1}{h_B} \frac{C_L + C_B}{C_L + C_A} + \frac{R_L(C_B - C_A)}{R_{\text{tot}}(C_L + C_A)} \rightarrow \frac{1}{h_A} = \frac{K_2}{h_B} + K_1 \rightarrow \Delta = \left(\frac{K_2}{h_B} + K_1 \right) h_A \rightarrow h_A = \frac{1}{\frac{K_2}{h_B} + K_1} = \frac{h_B}{K_2 + h_B K_1}$$

$$3. T_{90\%} = 2.3 \left[(R_{D1} + R_L) \left(C_L + \left(\frac{1}{K_2 + h_B K_1} + d \right) h_B C_{D2} \right) + \left(\frac{R_{D2}}{h_B} + R_L \right) (C_L + C_B) \right]$$

$$K_1 = 0.091 \quad K_2 = 1.32$$

$$h_{\beta} = 2 - \Delta T_{\text{cor.}} = 564,81 \text{ ps}$$

Cognome e Nome	
Matricola	
Data	19 Settembre 2005

Prova Scritta di Complementi di Elettronica II


19 Settembre 2005

Si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica ed il valore numerico dei risultati.

In figura si mostra un circuito in cui tutti i gate sono realizzati in tecnologia Fully CMOS e sono dimensionati in modo da avere tempi di salita e discesa uguali.

Della tecnologia in questione è noto il ritardo di riferimento per la metodologia del Logical Effort $\tau = 14ps$, $\beta'_n=350\mu A/V^2$, $\beta'_p=200\mu A/V^2$, la capacità dell'ossido di *gate* dei MOSFET $C_{ox}=14fF/\mu m^2$ e la lunghezza efficace minima $L_{MIN}=0.25\mu m$. Inoltre la capacità per unità di area delle giunzioni di *source* e *drain* vale $C_{j0}=9fF/\mu m^2$, mentre la lunghezza delle regioni di diffusione è $L_{SD}=2L_{MIN}$.

In figura sono indicati i dimensionamenti S_n degli *n*-MOSFET del *gate* NOR e NAND, mentre S_{exor} indica il dimensionamento *non noto* del *gate* EXOR. Anche il valore numerico delle capacità di carico C_L e C_{L1} è indicato in figura.



- 1) (8 Punti). Si calcoli il *parasitic effort* p_{inv} dell'invertitore ed il *logical effort* e *parasitic effort* dei tre *gate* nel circuito.

2) (10 Punti). Si scriva l'espressione del ritardo (in unità di τ) dall'ingresso IN all'uscita Out in funzione della capacità di ingresso *incognita* C_{exor} del *gate* EXOR. Si calcoli quindi il valore di S_{exor} che minimizza il ritardo.

3) (6 Punti). Si calcoli il valore numerico del ritardo ottenuto dalla ottimizzazione del punto precedente. Si determini quindi il *branching effort* b_X al nodo X .

$$1. P_{\text{INW}} = \frac{250 \text{ C}_{50}}{24111 \text{ Cox}} = 1,29$$

$$E = 1,45$$

$$g_{\text{NAND}} = \frac{n+E}{4+E} = 3,9$$

$$g_{\text{NOR}} = \frac{4+nE}{4+E} = 2,57$$

$$g_{\text{XOR}} = \frac{n+nE}{4+E} = 2$$

$$P_{\text{NAND}} = 2 P_{\text{INW}} = 2,58$$

$$P_{\text{NOR}} = 3 P_{\text{INW}} = 3,87$$

$$P_{\text{XOR}} = 4 P_{\text{INW}} = 5,16$$

$$2. h_{\text{NOR}} = \frac{C_{\text{exor}} + C_{\text{NAND}}}{C_{\text{NOR}}} \quad h_{\text{exor}} = \frac{C_L}{C_{\text{exor}}}$$

$$T_{\text{al}} = g_{\text{NOR}} \cdot \frac{C_{\text{exor}} + C_{\text{NAND}}}{C_{\text{NOR}}} + g_{\text{exor}} \frac{C_L}{C_{\text{exor}}} + P_{\text{NOR}} + P_{\text{XOR}} = 26,64$$

$$\frac{\partial T}{\partial C_{\text{exor}}} = 0 \rightarrow \frac{g_{\text{NOR}}}{C_{\text{NOR}}} - \frac{g_{\text{exor}} C_L}{C_{\text{exor}}^2} = 0$$

$$C_{\text{exor}} = \sqrt{\frac{g_{\text{exor}} C_L C_{\text{NOR}}}{g_{\text{NOR}}}} = 20,8 \text{ fF}$$

$$3. b_i = \frac{C_{\text{exor}} + C_{\text{NAND}}}{C_{\text{exor}}} = 1,2$$

$$t_{\text{off}} = \tau T_{\text{al}} = 374 \text{ ps}$$

Si supponga che la cella sia simmetrica e quindi si abbia $S_1=S_4$, $S_2=S_5$ ed $S_3=S_6$.

- 2) (8 Punti). Si consideri ora l'operazione di scrittura di uno zero supponendo che il *bit* memorizzato sia un uno. Anche in questo caso si chiede di studiare la scrittura usando la tensione stazionaria V_{Lst} e, in particolare, di determinare il valore di S_2 che garantisce $V_{Lst}=V_{T0}$.

- 3) (8 Punti). Si consideri adesso la potenza statica P_{st} assorbita da una cella di memoria sapendo che la corrente I_{off} di un dispositivo avente $|V_{GS}| < |V_T|$ può essere approssimativamente espressa come:

$$I_{off} = S I_{sbth} \exp\left(-\frac{|V_{GS} - V_T|}{m_s V_{th}}\right)$$

dove S è il dimensionamento del transistor, I_{sbth} e m_s sono parametri tecnologici, mentre $V_{th}=26mV$ è la tensione termica (a temperatura ambiente).

Si calcoli il massimo valore di I_{sbth} compatibile con P_{st} di 50 nW, sapendo che m_s vale 1.15.

1. PER M6:

$$V_{GS6} = V_{DD} - V_{R2} \rightarrow \text{SAT}$$

$$V_{DS6} = V_{DD} - V_{R2}$$

PER M4

$$V_{GS4} = V_{DD} \rightarrow \text{triode}$$

$$V_{DS} = V_{RST} = 0,2$$

$$\frac{\beta'_n S_6}{2} (V_{GS6} - V_T)^2 = \beta'_n S_4 \left[(V_{GS4} - V_T) V_{DS4} - \frac{1}{2} V_{DS4}^2 \right]$$

$$\rightarrow C_n = \frac{S_4}{S_6} = \frac{(V_{GS6} - V_T)^2}{2 \left[(V_{GS4} - V_T) V_{DS4} - \frac{1}{2} V_{DS4}^2 \right]} = 1,29$$

$$S_n = 2,58$$

$$t = \frac{2 C_{BL} \Delta V}{S_n e q \beta'_n (V_{DD} - V_T)^2} = 520,83 \text{ ps}$$

$$S_n e q = \frac{S_4 S_6}{S_4 + S_6} = 1,029$$

2. PER M2

$$V_{GS2} = V_{DD} \rightarrow \text{triode}$$

$$V_{DS2} = V_{DD} - V_{LS7}$$

PER M3

$$V_{GS3} = V_{DD} \rightarrow \text{triode}$$

$$V_{DS3} = V_{LS7}$$

$$\beta'_p S_2 \left[(V_{DD} - V_T)(V_{DD} - V_{LS7}) + \frac{1}{2} (V_{DD} - V_{LS7})^2 \right] = \beta'_n S_3 \left[(V_{DD} - V_T) V_{LS7} - \frac{1}{2} V_{LS7}^2 \right]$$

$$\frac{S_2}{S_3} = \frac{\beta'_n}{\beta'_p} \frac{\left[(V_{DD} - V_T) V_{LS7} - \frac{1}{2} V_{LS7}^2 \right]}{\left[(V_{DD} - V_T)(V_{DD} - V_T) - \frac{1}{2} (V_{DD} - V_T)^2 \right]} = 0,8125$$

$$S_2 = 1,625$$

$$3. I_{off} = (S_2 + S_4) I_{subth} \exp\left(-\frac{V_T}{n_s V_{th}}\right)$$

$$P_{st} = V_{DD} I_{off} \rightarrow I_{subth} = \frac{P_{st}}{(S_2 + S_4) \exp\left(-\frac{V_T}{n_s V_{th}}\right) V_{DD}} = 24,6 \mu A$$


Complementi di Circuiti e sistemi elettronici

Anno accademico 2022/2023


Prova scritta di Elettronica Analogica

14 Febbraio 2023

Considerando il circuito riportato in figura



a)



b)

$$\frac{1}{2} \mu_n C_{ox} = 50 \mu A/V^2$$

$$\frac{1}{2} \mu_p C_{ox} = 25 \mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 1V$$

$$r_o = 1 M\Omega$$

$$R_1 = 200 k\Omega$$

$$R = 100 k\Omega$$

$$C = 20 nF$$

$$C_c = 20 pF$$

1. (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $V_o(s)$ e $V_{in}(s)$.
2. (Punti 6) Calcolare tutte le tensioni (V_1, V_2, V_3, V_4, V_5 e V_o) e tutte le correnti di polarizzazione dello schema considerando $V_{in}=0V$.
3. (Punti 8) Calcolare il guadagno d'anello in continua.
4. (Punti 10) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico, calcolare la frequenza di attraversamento dell'asse a 0db e il margine di fase.
5. (Punti 3) Tracciare il diagramma asintotico del modulo del guadagno reale.

$$1. G_{id} = \frac{1 - sCR}{1 + sCR}$$

$$3. G_{loop} = -g_{m1,2} (r_{o2} || r_{o4}) \cdot g_{m5} r_{o5} \cdot \frac{R_1}{1/g_{m6} + 2R_1} = -4,94 K$$

$$4. p_1 = \frac{1}{sCR} = z_1$$


$$z_2 = C_c [(r_{o2} || r_{o4}) (1 + g_{m5} r_{o5}) + V_{o5}]$$

$$z_c = \frac{g_{m5}}{C_c} \quad f_{zc} = 1,59 MHz$$


$$f_{p1} = 79 Hz$$

$$f_{pc} = 73,4 Hz$$

$$f_t = \frac{g_{m1,2}}{2\pi C_c} \cdot \frac{R_1}{2R_1 + 1/g_{m6}} = 392,975 kHz$$



$$\varphi_m = 180^\circ - \tan^{-1}\left(\frac{f_c}{f_{p1}}\right) - \tan^{-1}\left(\frac{f_t}{f_{zc}}\right) =$$




Complementi di Circuiti e sistemi elettronici

Anno accademico 2020/2021

Prova scritta di Elettronica Analogica

10 Maggio 2021



$$\frac{1}{2}\mu_n C_{ox} = 100\mu A/V^2$$

$$\frac{1}{2}\mu_p C_{ox} = 20\mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 0.5V$$

$$r_0 = 1 \text{ } M\Omega$$

$$V_{B1} = 0.6V$$

$$V_{B2} = 1.9V$$

$$C_{out} = 100pF$$

1. (Punti 3) Calcolare l'espressione del guadagno ideale di segnale tra $v_{out}(s)$ e $v_{in}(s)$ dello schema riportato in figura (b).
2. (Punti 8) Considerando lo schema dell'amplificatore operazionale "rail to rail" riportato in figura (a), calcolare tutte le tensioni (V_a , V_b , V_c , V_d e V_{out}) e tutte le correnti di polarizzazione dello schema (a) e (b) considerando $V_{in}=1.25\text{ V}$ e $V_{in}=0.2\text{ V}$.
3. (Punti 7) Calcolare il guadagno d'anello in continua considerando $V_{in}=1.25\text{ V}$ e $V_{in}=0.2\text{ V}$.
4. (Punti 9) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico, calcolare la frequenza di attraversamento dell'asse a 0db considerando $V_{in}=0.2\text{ V}$ e $V_{in}=1.25\text{ V}$.
5. (Punti 6) Tracciare la risposta di V_{out} nel tempo ad un gradino di tensione in ingresso ampio 300m con $V_{in}=1.25\text{ V}$.


$$1 = G_{id} = 1$$

$$3. G_{loop} = -(g_{m1,2} + g_{m3,4})(r_{o2} \parallel r_{o3} \parallel r_{o6} \parallel r_{o8}) = -200$$

$$4. f_{p1} = \frac{1}{2\pi C_{ov1}(r_{o2} \parallel r_{o3} \parallel r_{o6} \parallel r_{o8})} = 6.56 \text{ kHz}$$

$$f_t = \frac{g_{m1,2} + g_{m3,4}}{2\pi C_{ov1}} = 636 \text{ kHz}$$

$$\rho_m = 180^\circ - 90^\circ = 90^\circ$$



VERSIONE IN CLASSE

Amplificatore buffer solo primo stadio rail to rail quindi con cm che può essere tanto alto o tanto basso

$$1. G_{id} = 1$$

$$2. V_{in} = 1,25V \rightarrow V_{out} = 1,25V$$

$$3. G_{loop} = -(g_{m1,2} + g_{m3,4})(r_{o2} \parallel r_{o3} \parallel r_{o6} \parallel r_{o8})$$

$$4. G_{loop}(s) = G_{loop}(0) \frac{1}{1 + s\tau_p}$$

$$R_c = r_{o2} \parallel r_{o3} \parallel r_{o6} \parallel r_{o8}$$


$$f_p = \frac{1}{2\pi C_{out} R_c} = 6,36KHz$$

$$f_c = \frac{g_{m1,2} + g_{m3,4}}{2\pi C_{out}}$$

$$\varphi_m = 180 - 90 = 90$$

$$5) S_R = 80\mu A$$

Sbilancio la corrente tutta da un lato e vedo quanta ne ho in uscita



Complementi di Circuiti e sistemi elettronici


Anno accademico 2020/2021

Prova scritta di Elettronica Analogica

14 Giugno 2021

$$I_{DS} = \frac{\beta_{MOS}}{2} (V_{GS} - V_T)^2$$

$$\frac{2I_{DS}}{\beta_{MOS}} = V_{GS}^2 - 2V_T V_{GS} + V_T^2 \rightarrow V_{GS} = \frac{2V_T + \sqrt{4V_T^2 - 4V_T^2 + \frac{8I_{DS}}{\beta_{MOS}}}}{2}$$



$$\frac{1}{2} \mu_n C_{ox} = 100 \mu A/V^2$$

$$\frac{1}{2} \mu_p C_{ox} = 20 \mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 0.6V$$

$$r_o = 1 M\Omega$$

$$V_{Bias} = 0.74V$$

$$C_c = 20pF$$

1. (Punti 3) Calcolare l'espressione del guadagno ideale di segnale tra $I_{out}(s)$ e $I_{in}(s)$ nello schema riportato in figura.
2. (Punti 5) Calcolare tutte le tensioni (V_a , V_b , V_c , V_d e V_e) e tutte le correnti di polarizzazione, considerando $I_{in}=10\mu A$.
3. (Punti 7) Calcolare il guadagno d'anello in continua
4. (Punti 4) Considerando i parametri di "matching" per la tensione di soglia $\sigma(V_T) = \frac{a}{\sqrt{WL}}$ e per il coefficiente $\beta = \frac{w}{L} \mu_n C_{ox} \frac{\sigma(\beta)}{\beta} = \frac{b}{\sqrt{WL}}$ pari a ($a = 10mV \cdot \mu m$ e $b = 10\% \cdot \mu m$), valutare la varianza della corrente di uscita.
5. (Punti 7) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico e calcolare la frequenza di attraversamento dell'asse a 0db.
6. (Punti 7) Calcolare l'impedenza di uscita nel terminale in cui è connesso il diodo

$$1. \frac{I_{OUT}}{I_{IN}} = 10$$

$$3. G_{loop} = -g_{m1,2} (r_{o2} \parallel r_{o4}) g_{m5} r_{o5} \frac{g_{m6} (r_{o6} \parallel r_{o4})}{1 + g_{m6} (r_{o6} \parallel r_{o4})}$$

$$4. \sigma(I_{OUT})^2 = N g_m^2 \sigma(V_T)^2 + \frac{I_{OUT}^2}{N} \left(\frac{\sigma(B)}{B} \right)^2$$

$$\rightarrow \sigma(I_{OUT}) = 2,14 \mu A$$

$$5. f_p = \frac{1}{2\pi R_C C_C} = 13,9 \text{ MHz} \quad R_C = (r_{o4} \parallel r_{o2}) g_{m5} r_{o5} + r_{o5}$$

$$f_2 = \frac{g_{m\pi}}{2\pi C_C} = 9,096 \text{ MHz} \quad f_t = \frac{g_{m1,2}}{2\pi C_C} = 1,45 \text{ MHz}$$

$$\varphi_m = 180^\circ - 90^\circ - \tan^{-1} \left(\frac{f_t}{f_2} \right) = 84^\circ$$


Complementi di Circuiti e sistemi elettronici

Anno accademico 2018/2019

Prova scritta di Elettronica Analogica

15 luglio 2019

Considerando il circuito riportato in figura



1. (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $V_{out}(s)$ e $I_{in}(s)$.
2. (Punti 6) Calcolare tutte le tensioni (V_1 , V_2 , V_c e V_{out}) e tutte le correnti di polarizzazione dello schema considerando $I_{in}=10\mu A$.
3. (Punti 8) Calcolare il guadagno d'anello in continua.
4. (Punti 7) Tracciare il diagramma asintotico del guadagno d'anello in frequenza e calcolare la frequenza di attraversamento dell'asse a 0db e il margine di fase.
5. (Punti 6) Tracciare il diagramma asintotico del modulo del guadagno reale.

$$1. G_{id} = -R_1 \cdot \frac{R_3 + R_2}{R_2} (1 + sC_1 R_2 // R_3)$$

$$3. G_{loop} = - \frac{g_{m1,2}}{2} (r_{o6} // r_{o4}) g_{m4} R_2$$

$$r_D = \frac{1}{g_{m6}} + r_{o4} \left(1 + \frac{g_{m4}}{g_{m6}} \right)$$

$$4. f_{z1} = \frac{1}{2\pi R_2 C_1} = 6,3 \text{ MHz}$$

$$\begin{cases} \tau_{p1} + \tau_{p2} = C_c R'_c + C_0 + R'_d \\ \omega_{p1} + \omega_{p2} = \frac{1}{C_c R''_c} + \frac{1}{C_d + R''_d} \end{cases}$$

$$R'_c = (r_{o6} // r_{o4}) (1 + g_{m4} (R_1 + R_3)) + R_2 + R_3 = 861 \Omega$$

$$R''_c = (r_{o6} // r_{o4}) (1 + g_{m4} R_3) + R_3 = 9,3 \text{ M}\Omega$$


$$R'_d = R_2 = 1 \text{ K}\Omega$$

$$R''_d = R_2 // (R_3 + 1/g_{m4}) = 926 \Omega$$

$$f_c = \frac{g_{m1}}{4\pi C_c} \cdot \frac{R_2}{R_2 + R_3} = 57,8 \text{ KHz}$$

$$\varphi_m = 180 - \tan^{-1} \left(\frac{f_c}{f_{p1}} \right) - \tan^{-1} \left(\frac{f_c}{f_{p2}} \right) - \tan^{-1} \left(\frac{f_c}{f_{z1}} \right) = 88^\circ$$

$$5. f_{z2} = 175 \text{ MHz}$$




Complementi di Circuiti e sistemi elettronici

Anno accademico 2022/2023

Prova scritta di Elettronica Analogica

17 Gennaio 2023



Considerando il circuito di acquisizione di un sensore piezoelettrico riportato in figura, rispondere ai seguenti quesiti.

1. (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $V_{in}(s)$ e $V_{out}(s)$ dello schema di figura (a)
2. (Punti 7) Considerando che lo schema dell'amplificatore di figura (b), calcolare tutte le tensioni e le correnti dello schema quando V_{in} è uguale a 0.
3. (Punti 8) Tracciare il diagramma asintotico del guadagno d'anello in frequenza e calcolare la frequenza di attraversamento dell'asse a 0db e il margine di fase.
4. (Punti 7) Tracciare il diagramma asintotico del modulo del guadagno reale.
5. (Punti 5) Stimare la risposta ad un gradino di tensione in ingresso pari a 100mV

$$1. G_{id} = - \frac{s C_s R_1}{1 + s C_f R_1}$$

$$3. G_{loop}(0) = -g_{m1,2} (R_{D5} \parallel R_{D8}) = -4965$$

$$V_{D5} = V_{D5} (1 + g_{m1} R_{D5} \parallel R_{D2})$$

$$V_{D8} = V_{D8} (1 + g_{m8} R_{D8})$$

$$4. f_{z1} = -\frac{1}{2\pi R_1 C_f} = 400 \text{ Hz}$$

$$\begin{cases} \tau_{p1} + \tau_{p2} = R_f' C_f + R_s' C_s \\ \omega_{p1} + \omega_{p2} = \frac{1}{R_f'' C_f} + \frac{1}{R_s'' C_s} \end{cases}$$

$$R_f' = R_1$$

$$R_f'' = R_1 \parallel R_{D5} \parallel R_{D8}$$

$$R_s' = (R_{D5} \parallel R_{D8}) + R_1$$


$$R_s'' = (R_{D5} \parallel R_{D8})$$

$$f_{p1} = 0.63 \text{ kHz}$$

$$f_{p2} = 405 \text{ kHz}$$

$$f_t = \frac{g_{m1,2}}{2\pi C_s} = 3.18 \text{ kHz}$$

$$\varphi_u = 180 - \tan^{-1} \left(\frac{f_t}{f_{p1}} \right) - \tan^{-1} \left(\frac{f_t}{f_{p2}} \right) + \tan^{-1} \left(\frac{f_t}{f_z} \right) = 90^\circ$$




Complementi di Circuiti e sistemi elettronici

Anno accademico 2019/2020

Prova scritta di Elettronica Analogica

17 Febbraio 2020

Considerando il circuito riportato in figura



$$\frac{1}{2} \mu_n C_{ox} = 60 \mu A/V^2$$

$$\frac{1}{2} \mu_p C_{ox} = 30 \mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 1V$$

$$r_o = 1 M\Omega$$

$$R_1 = 50 k\Omega$$

$$R_2 = 50 k\Omega$$

$$C_c = 100 pF$$

$$C_1 = 1 nF$$

1. (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $i_{out}(s)$ e $v_{in}(s)$ nello schema (a) di figura
2. (Punti 2) Considerando l'amplificatore operazionale realizzato con lo schema di figura (b) definire quali tra V_{in1} e V_{in2} corrispondono agli ingressi V_+ e V_- .
3. (Punti 4) Calcolare tutte le tensioni (V_{in1} , V_{in2} , V_b , V_c , V_d e V_o) e tutte le correnti di polarizzazione dello schema considerando $V_{in}=2.5V$.
4. (Punti 10) Calcolare il guadagno d'anello in continua.
5. (Punti 8) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico e calcolare la frequenza di attraversamento dell'asse a 0db.
6. (Punti 2) Valutare il margine di fase del guadagno d'anello
7. (Punti 3) Tracciare il diagramma asintotico di bode del guadagno reale.

$$1. G_{id} = \frac{g_{m1} R_2}{R_1}$$

$$4. G_{oop} = -g_{m1,2} (r_{o2} || r_{o4}) g_{m5} r_{o5} \frac{R_1}{R_1 + R_2 + 1/g_{m6}} = 9,4 K$$


$$5. f_{p1} = \frac{1}{2\pi C_1 (1/g_{m6} || (R_1 + R_2))} = 31,4 KHz$$

$$f_{p2} = \frac{1}{2\pi C_2 (r_{o4} || r_{o2}) (1 + g_{m5} r_{o5}) + r_{o5}} = 9,1 KHz$$

$$f_z = \frac{g_{m5}}{2\pi C_c} = 545,9 KHz$$

$$6. \varphi_m = 25,3^\circ$$

7.




Complementi di Circuiti e sistemi elettronici

Anno accademico 2018/2019

Prova scritta di Elettronica Analogica

17 giugno 2019

Considerando il circuito riportato in figura



1. (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $I_{out}(s)$ e $I_{in}(s)$.
2. (Punti 6) Calcolare tutte le tensioni (V_a, V_b, V_c, V_m e V_{out}) e tutte le correnti di polarizzazione dello schema considerando $I_{in}=10\mu A$
3. (Punti 8) Calcolare il guadagno d'anello in continua
4. (Punti 5) Tracciare il diagramma asintotico del guadagno d'anello in frequenza e calcolare la frequenza di attraversamento dell'asse a 0db
5. (Punti 7) Tracciare il diagramma asintotico del modulo del guadagno reale.

$$1. \quad G_{id} = \frac{R_2}{R_1} = 10$$

$$3. \quad G_{loop}(0) = -g_{m1,2} (r_{o6} \parallel r_{o4}) \frac{R_2}{R_2 + 1/g_{m7}} = -25,85$$



$$r_{o4} = r_{o2} + r_{o1} (1 + g_{m4} r_{o2})$$

$$4. \quad G_{loop}(s) = G_{loop}(0) \frac{1}{(1 + s \tau_p)}$$

$$f_p = \frac{1}{2\pi R_{eq} C_c} = 4,62 \text{ kHz}$$

$$R_{eq} = (r_{o6} \parallel r_{o4})$$

$$f_t = \frac{g_{m1,2}}{2\pi C_c} \frac{R_2}{R_2 + 1/g_{m7}}$$




Complementi di Circuiti e sistemi elettronici

Anno accademico 2019/2020

Prova scritta di Elettronica Analogica

18 Giugno 2020

Considerando il circuito riportato in figura



1. (Punti 6) Calcolare il valore della tensione V_o nello schema (a) di figura considerando ideale l'amplificatore operazionale.
2. (Punti 4) Calcolare tutte le tensioni (V_{in1} , V_{in2} , V_a , V_b , V_c , V_g e V_o) e tutte le correnti di polarizzazione dello schema.
3. (Punti 8) Calcolare il guadagno d'anello in continua.
4. (Punti 8) Calcolare il guadagno d'anello in frequenza considerando $C_{gs M_6} = 20pF$, tracciarne il diagramma asintotico e valutare la frequenza di attraversamento dell'asse a 0db.
5. (Punti 4) Valutare il margine di fase del guadagno d'anello
6. (Punti 3) Cambia il guadagno d'anello se V_{dd} è uguale a 4V?

$$1. V_o = \left(1 + \frac{R_2}{R_1}\right) V_{in} = 3,3$$

$$3. G_{loop}(s) = -g_{m1,2} (V_{o2} || V_{o4}) g_{m5} V_{o5} g_{m6} \cdot (R_L || (R_1 + R_2)) \cdot \frac{R_1}{R_1 + R_2} = -23,3 K$$

$$4. G_{loop}(s) = G_{loop}(s) \cdot \frac{1}{(1 + s\tau_{p1})(1 + s\tau_{p2})}$$

$$\tau_{p1} = R_o \parallel R_L || (R_1 + R_2) \quad f_{p1} = 6,3 \text{ MHz}$$

$$\tau_{p2} = C_{gs4,6} V_{o5} = 20 \text{ ns} \quad f_{p2} = 7,8 \text{ kHz}$$

$$f_L = \sqrt{G_{loop}(f_{p2})} f_{p2} = 33,8 \text{ kHz}$$

$$5) \phi_m = 180^\circ - \tan^{-1}\left(\frac{f_L}{f_{p1}}\right) - \tan^{-1}\left(\frac{f_L}{f_{p2}}\right) = 12,9^\circ$$


6) Sì perché μ_6 va in trionfo e si aggiunge $g_{ds4,6}$

Complementi di Circuiti e sistemi elettronici

Anno accademico 2020/2021

Prova scritta di Elettronica Analogica

22 Febbraio 2021



1. (Punti 3) Calcolare l'espressione del guadagno ideale di segnale tra $v_{out}(s)$ e $v_{in}(s)$ dello schema (a) e dello schema (b).
2. (Punti 4) Calcolare tutte le tensioni (V_a , V_b , V_c , V_d e V_{out}) e tutte le correnti di polarizzazione dello schema (a) e (b) considerando $V_{in}=0 V$.
3. (Punti 7) Calcolare il guadagno d'anello in continua per i due schemi
4. (Punti 10) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico, calcolare la frequenza di attraversamento dell'asse a 0db e valutarne il margine di fase per lo schema di figura (a) e per lo schema di figura (b).
5. (Punti 3) Tracciare il diagramma del guadagno reale in frequenza per i due schemi.
6. (Punti 6) Tracciare la risposta di V_{out} nel tempo ad un gradino di tensione in ingresso ampio 500mV per lo schema di figura (a) e (b).

$$1. G_{id_a} = G_{id_b} = 1$$

$$3. G_{loop}(0) = -g_{m_{1,2}}(r_{o2} || r_{o4})g_{m_5}r_{o5} \frac{g_{m6}(r_{o6} || r_{o7})}{1 + g_{m6}(r_{o6} || r_{o7})} = -101,365 K$$


$$G_{loop}(0)b = -g_{m_{1,2}}(r_{o2} || r_{o4})g_{m_5}r_{o5} \left(\frac{g_{m6}(r_{o6} || r_{o7})}{1 + g_{m6}(r_{o6} || r_{o7})} + g_{m7}(r_{o6} || r_{o7} || \frac{1}{g_{m6}}) \right) = -103,83 K$$

$$4) G_{loop}(s) = G_{loop}(0) \frac{(1 + s\tau_{z1})}{(1 + s\tau_{p1})}$$


$$\tau_{z1} = -\frac{C_c}{g_{m5}} \rightarrow f_{pz} = 9 \text{ MHz}$$

$$\tau_{p1} = C_c(r_{o2} || r_{o4})g_{m_5}r_{o5} + r_{o5} \rightarrow f_{p1} = 13,9 \text{ KHz}$$

$$f_t = \frac{g_{m_{1,2}}}{2\pi C_c} = 1,45 \text{ MHz}$$




$$\varphi_{m_e} = 180 - 90 - \tan^{-1}\left(\frac{f_t}{f_{z1}}\right) = 84^\circ$$



$$\varphi_{m_b} = 180 - 90 + \tan^{-1}\left(\frac{f_t}{f_{z1}}\right) = 98^\circ$$

5)





Complementi di Circuiti e sistemi elettronici

Anno accademico 2020/2021

Prova scritta di Elettronica Analogica

22 settembre 2021



$$\frac{1}{2} \mu_n C_{ox} = 100 \mu A/V^2$$

$$\frac{1}{2} \mu_p C_{ox} = 20 \mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 0.6V$$

$$r_o = 1 M\Omega$$

$$C = 100 pF$$

$$R_1 = 50 K\Omega$$

$$R_2 = 10 K\Omega$$

Considerando il circuito di figura

1. (Punti 4) Calcolare l'espressione del guadagno ideale di segnale tra $V_{in}(s)$ e $V_{out}(s)$.
2. (Punti 7) Calcolare tutte le tensioni (V_a , V_b , V_c , V_d , V_e e OUT) e tutte le correnti di polarizzazione, quando V_{in} è pari a 0.
3. (Punti 8) Calcolare il guadagno d'anello in continua
4. (Punti 7) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico e calcolare la frequenza di attraversamento dell'asse a 0db.
5. (Punti 7) Calcolare il guadagno reale tra $V_{in}(s)$ e $V_{out}(s)$.

$$1. G_{id} = - \left(1 + \frac{R_1}{R_2} \right) + 1 = -5$$

$$3. G_{loop}(s) = -g_m (r_{D7} \parallel r_{D8}) g_{m9} \frac{r_{o9} (R_1 \parallel R_2)}{1 + r_{o9} (R_1 \parallel R_2)}$$

$$r_{D7} = (r_{o6} \parallel r_{o10}) + r_{o7} (1 + g_{m7} (r_{o6} \parallel r_{o10}))$$

$$r_{D8} = (r_{o9} \parallel r_{o5}) + r_{o8} (1 + g_{m8} (r_{o9} \parallel r_{o5}))$$


Complementi di Circuiti e sistemi elettronici

Anno accademico 2019/2020

Prova scritta di Elettronica Analogica

23 Gennaio 2020

Considerando il circuito riportato in figura



$$\frac{1}{2}\mu_n C_{ox} = 50\mu A/V^2$$

$$\frac{1}{2}\mu_p C_{ox} = 25\mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 1V$$

$$r_o = 10 M\Omega$$

$$R_1 = 5k\Omega$$


$$R_2 = 10k\Omega$$

$$C_1 = 200pF$$

$$C_L = 1nF$$

1. (Punti 6) Calcolare tutte le tensioni (V_1 , V_2 , V_3 e V_{out}) e tutte le correnti di polarizzazione dello schema considerando $V_{in}=2.5V$.
2. (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $V_{out}(s)$ e $V_{in}(s)$
3. (Punti 10) Calcolare il guadagno d'anello in continua.
4. (Punti 8) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico e calcolare la frequenza di attraversamento dell'asse a 0db.
5. (Punti 3) Valutare il margine di fase del guadagno d'anello e tracciare il diagramma asintotico di bode del guadagno reale.

$$2. G_{id} = 1 + \frac{R_2}{R_1 + \frac{1}{sC_1}} = 1 + \frac{sC_1 R_2}{1 + sC_1 R_1} = \frac{1 + sC_1(R_1 + R_2)}{1 + sC_1 R_1}$$



$$3. G_{loop}(0) = -g_{m1,2} \cdot 4 \cdot (r_{o5} \parallel r_{o6} \parallel (R_1 + R_2)) = -1,5K$$

$$4. \begin{cases} \tau_{p1} \cdot \tau_{p2} = R_L' C_L + R_2' C_1 \\ \omega_{p1} + \omega_{p2} = \frac{1}{R_L' C_L} + \frac{1}{R_2' C_1} \end{cases}$$

$$R_L' = r_{o6} \parallel r_{o5}$$

$$f_{pL} = 26,5 \text{ Hz}$$


$$R_L'' = (r_{o6} \parallel r_{o5} \parallel (R_1 + R_2))$$

$$f_{pH} = 63,4 \text{ KHz}$$

$$R_2' = R_1 + R_2 + (r_{o5} \parallel r_{o6})$$

$$R_2'' = R_1 + R_2$$

$$f_z = \frac{1}{2\pi C_1 R_2} = 159,15 \text{ KHz}$$




$$f_t = \sqrt{G_{loop}(f_z)} f_z = 57 \text{ KHz}$$

Complementi di Circuiti e sistemi elettronici

Anno accademico 2020/2021

Prova scritta di Elettronica Analogica

26 luglio 2021



Il circuito in figura rappresenta una possibile realizzazione di un preamplificatore connesso al sensore magnetico della testina di un hard disk. R_M rappresenta il sensore magneto-resistivo che cambia la resistenza in base alla campo presente in prossimità della testina.

1. (Punti 4) Calcolare l'espressione del guadagno ideale di segnale tra $I_b(s)$ e $I_{RM}(s)$ nello schema riportato in figura.
2. (Punti 7) Calcolare tutte le tensioni (V_a , V_b , V_c , V_d e V_e) e tutte le correnti di polarizzazione, considerando $I_b=100\mu A$.
3. (Punti 8) Calcolare il guadagno d'anello in continua
4. (Punti 7) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico e calcolare la frequenza di attraversamento dell'asse a 0db.
5. (Punti 7) Considerando una variazione di resistenza ΔR_M pari al 10% valutare il segnale equivalente V_{in} riportato nello schema e valutare la funzione di trasferimento in frequenza $V_{out}(s)$ e $V_{in}(s)$

$$1. G_{id} = 1$$

$$3. G_{loop}(s) = -g_{m_p}(r_{o2} || r_{o4}) g_{m_n} r_{o5} \frac{R}{1/g_{m6} + R_H} = -338,28 K$$

$$4. G_{loop}(s) = G_{loop}(0) \frac{(1+s\tau_{z1})}{(1+s\tau_{p1})}$$

$$f_{p1} = \frac{g_{m_n}}{2\pi C_C} = 9 \text{ MHz}$$


$$R_C = (r_{o2} || r_{o4}) g_{m_n} r_{o5} + r_{o5}$$

$$f_{p1} = \frac{1}{2\pi R_C C_C} = 13,9 \text{ Hz}$$

$$\omega_L = -\frac{g_{m1,2}}{C_C} \cdot \frac{R}{1/g_{m6} + R_H} = 29,6 K$$

$$f_L = \frac{\omega_L}{2\pi} = 4,74 \text{ MHz}$$


$$\varphi_m^o = 180^\circ - 90^\circ - \tan^{-1}\left(\frac{f_L}{f_{z1}}\right) = 62^\circ$$



$$5. V_{IN} = \Delta R_H I_b$$

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{G_{id}(s)}{1 - G_{loop}(s)^{-1}} + \frac{G_{dir}(s)}{1 - G_{loop}(s)}$$

$$G_{dir}(s) = \frac{A R}{1/g_{m6} + R_H}$$




Complementi di Circuiti e sistemi elettronici

Anno accademico 2020/2021

Prova scritta di Elettronica Analogica

27 Gennaio 2021



$$\frac{1}{2} \mu_n C_{ox} = 100 \mu A/V^2$$

$$\frac{1}{2} \mu_p C_{ox} = 20 \mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 0.6V$$

$$r_o = 1 M\Omega$$

$$C_1 = 10 pF$$

$$C_L = 100 pF$$

$$R_1 = 10 K\Omega$$

$$R_2 = 100 K\Omega$$

- (Punti 3) Considerando lo schema di sinistra definire quale dei due terminali V_{in1} e V_{in2} rappresenta il terminale di ingresso positivo V_+ e negativo V_- dell'amplificatore
Considerando lo schema di figura (a):
- (Punti 6) Calcolare l'espressione del guadagno ideale di segnale tra $v_{out}(s)$ e $v_{in}(s)$ nello schema di figura (a)
- (Punti 2) Calcolare tutte le tensioni (V_a , V_b e V_{out}) e tutte le correnti di polarizzazione dello schema considerando $V_{in}=0$ V.
- (Punti 9) Calcolare il guadagno d'anello in continua
- (Punti 7) Calcolare il guadagno d'anello in frequenza, tracciarne il diagramma asintotico e calcolare la frequenza di attraversamento dell'asse a 0db e valutarne il margine di fase
- (Punti 3) Tracciare il diagramma del guadagno reale in frequenza
Considerando lo schema di figura (b) a retroazione positiva
- (Punti 3) tracciare la caratteristica ingresso uscita (V_{in} , V_{out})

$$2. G_{id2} = - \left(\frac{R_2 + R_2 // sC_2}{R_2} \right) = - \left(\frac{R_2 + \frac{R_2}{1 + sC_1 R_1}}{R_2} \right)$$

$$= \frac{R_1 + R_2 + sC_1 R_1 R_2}{R_2 + sC_1 R_1 R_2}$$

$$4. G_{loop}(0) = -g_{m1,2} \cdot (r_{o8} // r_{o7} // (R_2 + R_2)) \cdot \frac{R_1}{R_1 + R_2} = -13,41$$

$$5. G_{loop}(s) = G_{loop}(0) \frac{(1 + s\tau_{z1})}{(1 + s\tau_{p1})(1 + s\tau_{p2})}$$

$$f_{z1} = \frac{1}{2\pi C_1 R_2} = 160 \text{ KHz}$$

$$\begin{cases} \tau_{p1} + \tau_{p2} = R_2' C_1 + R_1' C_2 \\ \omega_{p1} + \omega_{p2} = \frac{1}{R_1'' C_1} + \frac{1}{R_2'' C_2} \end{cases}$$


$$R_2' = R_2 // (R_1 + r_{o8} // r_{o7}) \quad R_1' = (R_1 + R_2) (r_{o8} // r_{o7})$$

$$R_2'' = R_1 // R_2 \quad R_1'' = R_2 // (r_{o8} // r_{o7})$$

$$f_{p1} = 1,60 \text{ KHz}$$

$$f_{p2} = 1,93 \text{ MHz}$$

$$f_c = |G_{loop}(f_{p2})| f_{p2} = 2,9 \text{ MHz}$$




$$\phi_m = 180 - \tan^{-1} \left(\frac{f_c}{f_{p1}} \right) + \tan^{-1} \left(\frac{f_c}{f_{z1}} \right) - \tan^{-1} \left(\frac{f_c}{f_{p2}} \right) = 114$$

7.

$$V_{th+} = (3,3 - 1,65) \frac{R_1}{R_1 + R_2} = 150 \text{ mV}$$

$$V_{th-} = (0 - 1,65) \frac{R_1}{R_1 + R_2} = -150 \text{ mV}$$




Complementi di Circuiti e sistemi elettronici

Anno accademico 2018/2019

Prova scritta di Elettronica Analogica

21 gennaio 2019

Considerando il circuito riportato in figura



$$\frac{1}{2} \mu_n C_{ox} = 30 \mu A/V^2$$

$$\frac{1}{2} \mu_p C_{ox} = 30 \mu A/V^2$$

$$V_{Tn} = |V_{Tp}| = 1V$$

$$r_o = 1 M\Omega \quad \text{per } M_{1,2,3,4}$$

$$r_o = 250 k\Omega \quad \text{per } M_{5,6}$$

$$R_1 = 100 k\Omega$$

$$R_2 = 4 k\Omega$$

$$C_1 = 10 nF$$

$$C_c = 100 pF$$

1. (Punti 8) Calcolare tutte le tensioni (V_a, V_b, V_c, V_m e V_{out}) e tutte le correnti di polarizzazione dello schema.
2. (Punti 4) Calcolare l'espressione del guadagno ideale di segnale tra $v_{out}(s)$ e $v_{in}(s)$.
3. (Punti 8) Calcolare il guadagno d'anello in continua e la resistenza di uscita ad anello chiuso.
4. (Punti 5) Tracciare il diagramma asintotico del guadagno d'anello in frequenza e calcolare la frequenza di attraversamento dell'asse a 0db e il margine di fase.
5. (Punti 3) Tracciare il diagramma asintotico del modulo del guadagno reale.

$$2. G_{id} = A + \frac{sC_d R_1}{1 + sC_d R_2} = \frac{A + sC_d (R_1 + R_2)}{1 + sC_d R_2}$$

$$3. G_{loop}(\omega) = -g_{m12} (r_{o2} \parallel r_{o4}) g_{m5} (r_{o5} \parallel r_{o6}) = -1100$$

$$4. G_{loop}(s) = G_{loop}(\omega) \frac{(1 + s\tau_{zc}) (1 + s\tau_{zc})}{(1 + s\tau_{pc}) (1 + s\tau_{pc})}$$

$$f_{zc} = -\frac{g_{m5}}{2\pi C_c} = 282 \text{ kHz}$$

$$\begin{cases} \tau_{p1} + \tau_{p2} = R'_c C_c + R'_L C_L \\ \omega_{p1} + \omega_{p2} = \frac{1}{R'_c C_c} + \frac{1}{R'_L C_L} \end{cases}$$

$$R'_c = (r_{o2} \parallel r_{o4}) + (r_{o2} \parallel r_{o4}) g_{m5} (r_{o5} \parallel r_{o6}) + (r_{o5} \parallel r_{o6})$$

$$R'_L = R_1 + R_2 + r_{o6} \parallel r_{o5}$$

$$R''_c = (r_{o2} \parallel r_{o4}) (1 + g_{m5} (r_{o5} \parallel r_{o6})) + (r_{o5} \parallel r_{o6} \parallel (R_1 + R_2))$$

$$R''_L = R_1 + R_2 + (r_{o6} \parallel r_{o5} \parallel 1/g_{m5})$$


$$f_{pc} = 41.31 \text{ kHz}$$

$$f_{pn} = 363 \text{ kHz}$$

$$f_{zc} = \frac{1}{2\pi C_1 R_2} = 4 \text{ kHz}$$

$$f_c = \frac{g_{m12}}{2\pi C_c} \frac{R_1}{R_1 + R_2} = 7.34 \text{ kHz}$$

$$Z = 153 \quad P = 3979$$



5

